ZHCSX40 September 2024 ADC3669
PRODUCTION DATA
SYSREF 输入信号的上升沿必须与采样时钟的下降沿对齐,以更大限度地增加建立和保持时间。SYSREF 信号在采样时钟的上升沿加 60ps 时进行内部采样。
该器件包含一个内部 SYSREF 监测电路,用于检测在 SYSREF 采样时刻附近可能出现的 SYSREF 逻辑电平亚稳态情况,该情况可能会导致不同器件之间出现错位情况。SYSREF 监测电路通过检测 SYSREF 逻辑状态转换是否发生在采样时钟上升沿的 -60ps 至 +140ps 范围内,从而提供有关 SYSREF/时钟失准的信息。该电路用于检测并触发与以下匹配 SYSREF 窗口对应的其中一个 SYSREF XOR 标志:
SYSREF 监控寄存器会在 SYSREF 的每个上升沿更新。<SYSREF DET> 寄存器 (D6) 是粘滞寄存器(表示检测到 SYSREF 边沿),需要手动清零。
图 7-17 中的示例显示了未对齐的 SYSREF 信号,其中 SYSREF 信号的到达时间远远晚于采样时钟下降沿。在本例中,延迟的 SYSREF 信号在“B”和“C”触发器之间切换,从而触发了 XOR2 标志。XOR 标志在寄存器 0x140 中报告。在本例中,寄存器 0x140 读回 0x62,如表 7-3 所示。
ADDR | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
---|---|---|---|---|---|---|---|---|
0x140 | 0 | SYSREF DET | SYSREF OR | SYSREF X5 | SYSREF X4 | SYSREF X3 | SYSREF X2 | SYSREF X1 |
0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 |