ZHCSX40 September   2024 ADC3669

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性 - 功耗
    6. 5.6  电气特性 - 直流规格
    7. 5.7  电气特性 - 交流规格 (ADC3668 - 250MSPS)
    8. 5.8  电气特性 - 交流规格 (ADC3669 - 500MSPS)
    9. 5.9  时序要求
    10. 5.10 典型特性，ADC3668
    11. 5.11 典型特性，ADC3669
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
        1. 7.3.1.1 奈奎斯特区域选择
        2. 7.3.1.2 模拟前端设计
      2. 7.3.2 采样时钟输入
      3. 7.3.3 多芯片同步
        1. 7.3.3.1 SYSREF 监测器
      4. 7.3.4 时间戳
      5. 7.3.5 超范围
      6. 7.3.6 外部电压基准
      7. 7.3.7 数字增益
      8. 7.3.8 抽取滤波器
        1. 7.3.8.1 不同的抽取率
        2. 7.3.8.2 抽取滤波器响应
        3. 7.3.8.3 抽取滤波器配置
        4. 7.3.8.4 数控振荡器 (NCO)
      9. 7.3.9 数字接口
        1. 7.3.9.1 并行 LVDS (DDR)
        2. 7.3.9.2 具有抽取功能的串行 LVDS (SLVDS)
        3. 7.3.9.3 输出数据格式
        4. 7.3.9.4 32 位输出分辨率
        5. 7.3.9.5 输出 MUX
        6. 7.3.9.6 测试图形
    4. 7.4 器件功能模式
      1. 7.4.1 低延迟模式
      2. 7.4.2 数字通道平均
      3. 7.4.3 断电模式
    5. 7.5 编程
      1. 7.5.1 GPIO 编程
      2. 7.5.2 寄存器写入
      3. 7.5.3 寄存器读取
      4. 7.5.4 器件编程
      5. 7.5.5 寄存器映射
      6. 7.5.6 寄存器详细说明
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 宽带频谱分析仪
      2. 8.2.2 设计要求
        1. 8.2.2.1 输入信号路径
        2. 8.2.2.2 时钟
      3. 8.2.3 详细设计过程
        1. 8.2.3.1 采样时钟
      4. 8.2.4 应用性能曲线图
      5. 8.2.5 初始化设置
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 第三方米6体育平台手机版_好二三四免责声明
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.5.6 寄存器详细说明

图 7-74 寄存器 0x25
7 6 5 4 3 2 1 0
0 0 0 CFG RDY 0 0 0 0
表 7-19 寄存器 0x25 字段说明
位 字段 类型 复位 说明
7-5 0 R/W 0 必须写入 0
0 CFG RDY R/W 0 该位指示硬件复位后内部保险丝加载的状态。
0：保险丝加载未完成
1：保险丝已加载并应用，器件已准备好进行编程。
3-0 0 R/W 0 必须写入 0
图 7-75 寄存器 0x100
76543210
0000000复位
表 7-20 寄存器 0x100 字段说明
位字段类型复位说明
7-10R/W0必须写入 0
0复位R/W0该位会将所有内部寄存器复位为默认值并自行清零。
图 7-76 寄存器 0x101
7 6 5 4 3 2 1 0
0 0 0 GBL PDN 0 0 0 0
表 7-21 寄存器 0x101 字段说明
位字段类型复位说明
7-50R/W0必须写入 0
4GBL PDNR/W0全局断电。该位使整个器件断电。该功能也可以使用 GPIO 引脚（0x146，D4-D0）来实现。
0：正常运行
1：器件处于全局断电模式下
3-0 0 R/W 0 必须写入 0
图 7-77 寄存器 0x102
7 6 5 4 3 2 1 0
0 SYSREF DET CLR 0 0 0 0 0 0
表 7-22 寄存器 0x102 字段说明
位字段类型复位说明
70R/W0必须写入 0
6SYSREF DET CLRR/W0该位复位 SYSREF DET 标志（0x140，D6）
0：正常运行
1：SYSREF DET 标志复位。
5-00R/W0必须写入 0
图 7-78 寄存器 0x104
7 6 5 4 3 2 1 0
0 0 0 0 0 0 CHB TERM CHA TERM
表 7-23 寄存器 0x104 字段说明
位字段类型复位说明
7-20R/W0必须写入 0
1CHB TERMR/W0ChB 内部端接。该位设置通道 B 的内部端接。
0：100Ω 差分端接
1：200Ω 差分端接
0CHA TERMR/W0ChA 内部端接。该位设置通道 A 上的内部端接。
0：100Ω 差分端接
1：200Ω 差分端接
表 7-24 寄存器 0x10A
76543210
00000OVR CLROVR STICKY
表 7-25 寄存器 0x10A 字段说明
位字段类型复位说明
7-30R/W0必须写入 0
2-1OVR CLRR/W0这对于清除粘滞位很有用。将值设置为 0x2 会清除粘滞 OVR。
0OVR STICKYR/W0该位将 OVR 设置为粘滞位。
0：OVR 不是粘滞位（基于 <OVR LENGTH> 进行更新）
1：OVR 是粘滞位（使用 <OVR CLR> 进行复位）
表 7-26 寄存器 0x10B
76543210
OVR LENGTH
表 7-27 寄存器 0x10B 字段说明
位字段类型复位说明
7-0OVR LENGTHR/W0这个控制 OVR 脉冲扩展。该字段根据时钟周期数指定扩展宽度。
例如，0x0F 将 OVR 长度设置为 16 个时钟周期。
图 7-79 寄存器 0x110
76543210
LVDS TERM0LVDS HALF SWING000SWAP CH0
表 7-28 寄存器 0x110 字段说明
位字段类型复位说明
7LVDS TERMR/W0该位配置 LVDS 端接电阻。设置该位将启用 100Ω 端接。默认端接电阻为 50Ω
60R/W0必须写入 0
5LVDS HALF SWINGR/W0该位将 LVDS 输出摆幅降低 50% 以节省功耗。
0：正常输出摆幅
1：减小输出摆幅
4-20R/W0必须写入 0
1SWAP CHR/W1该位在内部交换通道 A 和通道 B。
0：通道 A 和通道 B 交换
1：正常运行
00R/W0必须写入 0
图 7-80 寄存器 0x111/0x112
76543210
LVDS DATA INV [7:0]
LVDS DATA INV [15:8]
表 7-29 寄存器 0x111/0x112 字段说明
位字段类型复位说明
7-0LVDS DATA INV [15:0]R/W0这些位允许反转各个 LVDS 输出通道的极性，如表 7-30 所示。
0：极性如引脚图所示。
1：极性反转
表 7-30 LVDS 数据反转寄存器通道分配
寄存器地址 0x10F 0x10E
寄存器位 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
LVDS 输出通道 15 14 13 12 11 10 9 8 0 1 2 3 4 5 6 7
图 7-81 寄存器 0x113/0x114
76543210
LVDS PDN [14:8]0
0 0 0 0 0 0 0 LVDS PDN [15]
表 7-31 寄存器 0x113/0x114 字段说明
位字段类型复位说明
7-0LVDS PDN [15:8]R/W0这些寄存器位可以通过 LVDS 引脚关断各个 LVDS 输出通道，使其进入高阻抗状态（例如 0x113 (D7) 会将输出通道 14 断电）。其余 LVDS 通道 (0-7) 断电寄存器位于寄存器 0x691/0x692 中。
0：正常运行
1：LVDS 输出通道断电
7-00R/W0必须写入 0
图 7-82 寄存器 0x115
7 6 5 4 3 2 1 0
0 0 0 0 FCLK DC FCLK DIS 0 0
表 7-32 寄存器 0x115 字段说明
位字段类型复位说明
7-40R/W0必须写入 0
3FCLK DCR/W0该位允许调整 FCLK 占空比。
0：在输出采样开始时，FCLK 会在一个 DCLK 周期内保持高电平
1：FCLK 在输出采样的 50% 时间内保持高电平
2FCLK DISR/W0该位禁用输出 FCLK。FCLK 在通道 DOUT0 上传输。在使用所有 16 个通道的抽取模式下，FCLK 会取代 LSB。
0：FCLK 取代 LSB 数据，并在 DOUT0 上发送
1：FCLK 被禁用，并且 LSB 数据在 DOUT0 上发送。
10R/W0必须写入 0
00R/W0必须写入 0
图 7-83 寄存器 0x116
76543210
LVDS MUX ENLVDS SWAP EDGE000LVDS SCR
表 7-33 寄存器 0x116 字段说明
位字段类型复位说明
7LVDS MUX ENR/W0该位启用寄存器 0x117..0x11E 中的 LVDS 输出多路复用器。
0：LVDS 输出多路复用器禁用
1：LVDS 输出多路复用器启用
6LVDS SWAP EDGER/W0该位交换在 DCLK 的上升沿和下降沿传输的输出数据位。
0：正常运行
1：交换上升沿和下降沿的输出位。
5-30R/W0必须写入 0
2-0LVDS SCRR/W0该字段控制输出数据上的扰频和 LSB 插入配置
000：默认操作
001：数据与 PRBS 位进行异或运算。此 PRBS 插入到 LSB 位置。PRBS 由较大的 LFSR 生成，可以在所有实际场景中视为随机
010：OVR 插入 LSB 位置
011：OVR 插入 LSB+1 位置
100：数据与 PRBS 位进行异或运算，而 PRBS 插入 LSB+1 位置
101：OVR 插入 LSB+1 位置，而 PRBS 插入 LSB 位置。数据与 PRBS 进行异或运算
110：OVR 插入 LSB+2 位置，而 PRBS 插入 LSB+1 位置。数据与 PRBS 进行异或运算
111：未使用
图 7-84 寄存器 0x117...0x11E
76543210
DOUT1/3/5/7/9/11/13/15 MUXDOUT0/2/4/6/8/10/12/14 MUX
表 7-34 寄存器 0x117...0x11E 字段说明
位字段类型复位说明
7-4DOUT1/3/5/7/9/11/13/15 MUXR/W0000这些位配置各个输出通道的数据总线分配。必须启用 0x116 (D7) 中的 <LVDS MUX EN>。
0000：LVDS 通道 DOUTx 传输内部数字总线通道 DIG0 的数据
0001：LVDS 通道 DOUTx 传输内部数字总线通道 DIG1 的数据
...
1111：LVDS 通道 DOUTx 传输内部数字总线通道 DIG15 的数据
3-0DOUT0/2/4/6/8/10/12/14 MUXR/W0000
图 7-85 寄存器 0x132
7 6 5 4 3 2 1 0
HIGH FIN 0 0 0 0 0 0 0
表 7-35 寄存器 0x132 字段说明
位 字段 类型 复位 说明
7 HIGH FIN R/W 0 必须设置该位，才能在输入频率大于 500MHz 时实现出色交流性能
0：输入频率 < 500MHz
1：输入频率 > 500MHz
6-0 0 R/W 0 必须写入 0
图 7-86 寄存器 0x140
76543210
0SYSREF DETSYSREF ORSYSREF X5SYSREF X4SYSREF X3SYSREF X2SYSREF X1
表 7-36 寄存器 0x140 字段说明
位字段类型复位说明
70R/W0必须写入 0
6SYSREF DETR/W0该寄存器指示是否检测到 SYSREF 信号。检测到该信号时，该位保持高电平，直到该位复位（0x102，D6）或发出器件复位。
0：未检测到 SYSREF 信号
1：检测到 SYSREF 信号
5SYSREF ORR/W0该位是五个 SYSREF XOR 标志进行逻辑或运算的输出。
0：SYSREF 标志未触发
1：五个 SYSREF XOR 标志之一触发。
4-0SYSREF X5..X1R/W0这些位是 SYSREF 窗口监控电路的 XOR 标志。采样时钟下降沿用于捕获 SYSREF 信号。如果 SYSREF 信号转换在 SYSREF 采集的 -60/+140ps 内发生，则会触发相应的 XOR 标志。这些位在每个 SYSREF 上升沿更新。
X1: SYSREF 将采样时钟提前 20ps 至 60ps
X2：SYSREF 将采样时钟提前 20ps 至 0ps，或 SYSREF 将采样时钟滞后 0ps 至 20ps
X3：SYSREF 将采样时钟滞后高达 20ps 至 60ps
X4：SYSREF 将采样时钟滞后 60ps 至100ps
X5：SYSREF 将采样时钟滞后 100ps 至 140ps
0：未检测到 SYSREF 转换
1：在给定窗口内检测到 SYSREF 转换
图 7-87 寄存器 0x146
76543210
000GPIO 配置
表 7-37 寄存器 0x146 字段说明
位字段类型复位说明
7-50R/W0必须写入 0
4-0GPIO 配置R/W0这些寄存器位配置两个 GPIO 引脚的功能，如表 7-38 所示。
表 7-38 GPIO 引脚配置
GPIO 配置GPIO1GPIO0
00000未使用SYSREF
00011全局断电SYSREF
00100外部基准SYSREF
00101NCO SWITCH1NCO SWITCH0
01000未使用SYSREF
01001OVR CHB/CHASYSREF
01010未使用全局断电
01011OVR CHB/CHA全局断电
10010OVR CHBOVR CHA
所有其他未使用
图 7-88 寄存器 0x14A
76543210
0 00PATTERN CLK0TEST PATTERN
表 7-39 寄存器 0x14A 字段说明
位字段类型复位说明
7-50R/W

必须写入 0

4PATTERN CLKR/W0这个控制图形信号发生器的时钟。设置该位会将图形发生器时钟切换到抽取时钟。
0：图形时钟使用 ADC 采样时钟
1：图形时钟使用 DDC 时钟。
30R/W0必须写入 0
2-0TEST PATTERNR/W0此字段控制注入的图形类型。默认值为 0，表示图形发生器已关闭。生成的图形为 20 位宽。在 16 位分辨率模式下，会发送图形模式的 MSB 16 位。在 32 位分辨率模式下，会给生成的图形填充 12 个零位并将其发送出去。
000：测试图形禁用
001：斜坡图形，步长为 1（在 20 位级别上，相当于在 16 位级别上为 1/16）
010：斜坡图形，且步长值由 CUSTOM PATTERN 设置。例如，若要在 16 位模式下配置单位步长的斜坡图形，必须将 CUSTOM PATTERN 设置为 0x010
011：未使用
100：由 CUSTOM PATTERN 设置的静态图形
101：图形在 CUSTOM PATTERN 和 CUSTOM PATTERN 的反转之间切换
110：图形在 CUSTOM PATTERN 和 0 之间切换
111：未使用
图 7-89 寄存器 0x14B/0x14C/0x14D
76543210
CUSTOM PATTERN [7:0]
CUSTOM PATTERN [15:8]
0000CUSTOM PATTERN [19:16]
表 7-40 寄存器 0x14B/0x14C/0x14D 字段说明
位字段类型复位说明
7-0CUSTOM PATTERN [19:0]R/W0该字段控制图形发生器。这个根据 TEST PATTERN 设置控制不同的功能
图 7-90 寄存器 0x15B
76543210
DIGITAL GAIN CHA [7:0]
表 7-41 寄存器 0x15B 字段说明
位字段类型复位说明
7-0DIGITAL GAIN CHA [7:0]R/W0该寄存器控制通道 A 的数字增益，其值为二进制补码格式。最大增益为 (20 x log (1+(DIGITAL GAIN CHA / 128)))。
图 7-91 寄存器 0x15C
76543210
DIGITAL GAIN CHB [7:0]
表 7-42 寄存器 0x15C 字段说明
位字段类型复位说明
7-0DIGITAL GAIN CHB [7:0]R/W0该寄存器控制通道 B 的数字增益，其值为二进制补码格式。最大增益为 (20 x log (1+(DIGITAL GAIN CHB / 128)))。
图 7-92 寄存器 0x160
76543210
00000

0

SYSREF MODE
表 7-43 寄存器 0x160 字段说明
位字段类型复位说明
7-20R/W0必须写入 0
1-0SYSREF MODER/W0这个控制全局 SYSREF 屏蔽，包括测试图形。
00：传递所有 SYSREF 脉冲
01：传递第一个 SYSREF 脉冲并选通后续脉冲
10：选通所有 SYSREF 脉冲
11：发出新的 SYSREF 脉冲。当状态转换为 11 时，发出脉冲
图 7-93 寄存器 0x161
76543210
LVDS SYSREF MASKDDC SYSREF MASKNCO SYSREF MASKTIMER SYSREF MASK
表 7-44 寄存器 0x161 字段说明
位字段类型复位说明
7-6LVDS SYSREF MASKR/W0这个控制进入 SLVDS 块的 SYSREF 脉冲（仅限抽取）。默认设置为 0，并传递所有 SYSREF 脉冲。
00：传递所有 SYSREF 脉冲
01：传递第一个 SYSREF 脉冲并选通后续脉冲
10：选通所有 SYSREF 脉冲
11：发出新的 SYSREF 脉冲。当状态转换为 11 时，发出脉冲
5-4DDC SYSREF MASKR/W0这个控制 DDC 块的 SYSREF 脉冲。值和功能的映射与 LVDS SYSREF MASK 相同
3-2NCO SYSREF MASKR/W0这个控制 NCO 块的 SYSREF 脉冲。值和功能的映射与 LVDS SYSREF MASK 相同
1-0TIMER SYSREF MASKR/W0这个控制 NCO TIMER 块的 SYSREF 脉冲。值和功能的映射与 LVDS SYSREF MASK 相同
图 7-94 寄存器 0x162
76543210
SYSREF TIME STAMP06dB GAIN OVERRIDECOMPLEX DDC ENOUTPUT RESOUTPUT FORMAT
表 7-45 寄存器 0x162 字段说明
位字段类型复位说明
7-6SYSREF TIME STAMPR/W0将此字段设置为 0x3 可以允许 SYSREF 输入取代 LSB。OVR_ON_LSB 设置优先。
50R/W0必须写入 0
4-36dB GAIN OVERRIDER/W0该字段控制 DDC 的 6dB 增益设置。默认情况下，复数 DDC 模式下会应用 6dB 增益。不管 DDC 模式如何，将此设置为 0x3 都会强制在 DDC 输出上增加 6dB 增益。无论 DDC 模式如何，将此设置为 0x2 都会强制增加单位增益。
2COMPLEX DDC ENR/W0该位为所有 DDC 启用复数抽取。抽取因子在 0x167..0x169 中设置
0：实数抽取
1：复数抽取
1OUTPUT RESR/W0该位将输出分辨率从 16 位增加到 32 位
0：16 位输出分辨率
1：32 位输出分辨率
0OUTPUT FORMATR/W0该位选择输出格式
0：输出格式为二进制补码
1：输出格式为偏移二进制
图 7-95 寄存器 0x163
76543210
DDC3 MUXDDC2 MUXDDC1 MUXDDC0 MUX
表 7-46 寄存器 0x163 字段说明
位字段类型复位说明
7-6DDC3 MUXR/W0这些寄存器位设置各个抽取滤波器的输入数据源。
00：通道 B
01：通道 A
10：2x 平均输出 ((ChA + ChB) / 2)
11：2x 平均输出 ((ChA - ChB) / 2)
5-4DDC2 MUXR/W0这些寄存器位设置各个抽取滤波器的输入数据源。
00：通道 A
01：通道 B
10：2x 平均输出 ((ChA + ChB) / 2)
11：2x 平均输出 ((ChA - ChB) / 2)
3-2DDC1 MUXR/W0这些寄存器位设置各个抽取滤波器的输入数据源。
00：通道 B
01：通道 A
10：2x 平均输出 ((ChA + ChB) / 2)
11：2x 平均输出 ((ChA - ChB) / 2)
1-0DDC0 MUXR/W0这些寄存器位设置各个抽取滤波器的输入数据源。
00：通道 A
01：通道 B
10：2x 平均输出 ((ChA + ChB) / 2)
11：2x 平均输出 ((ChA - ChB) / 2)
图 7-96 寄存器 0x164
76543210
NCO3 UPDATENCO2 UPDATENCO1 UPDATENCO0 UPDATESEL NEG IM00NCO MODE
表 7-47 寄存器 0x164 字段说明
位字段类型复位说明
7NCO3 UPDATER/W0当这些寄存器位从“0”变为“1”时，会更新相应 NCO 的四个 NCO 频率。
6NCO2 UPDATER/W0
5NCO1 UPDATER/W0
4NCO0 UPDATER/W0
3SEL NEG IMR/W0此字段控制负频率图像的选择，仅适用于 COMPLEX DDC 模型。
2-10R/W0必须写入 0
0NCO MODER/W0该寄存器用于配置 NCO 的工作模式。
0：相位连续
1：无限相位相干
图 7-97 寄存器 0x165
76543210
000LOW LATENCY EN0DIS NCO AUTO UPDATENCO SEL ENNCO COMMON UPDATE
表 7-48 寄存器 0x165 字段说明
位字段类型复位说明
7-50R/W0必须写入 0
4LOW LATENCY ENR/W0该位通过绕过所有数字功能来启用低延迟模式。
0：正常运行
1：启用低延迟模式
30R/W0必须写入 0
2DIS NCO AUTO UPDATER/W0该寄存器位在使用 GPIO 引脚切换 NCO 时禁用自动更新
0：正常运行
1：自动开关禁用
1NCO SEL ENR/W0该位支持通过 SPI 寄存器 0x166 而不是 GPIO 引脚选择 NCO 频率。
0：通过 GPIO 引脚选择 NCO 频率
1：通过寄存器 0x166选择 NCO 频率。
0NCO COMMON UPDATER/W0当该寄存器位从“0”变为“1”时，会更新所有 NCO 的四个 NCO 频率。
图 7-98 寄存器 0x166
76543210
DDC3 NCO SELDDC2 NCO SELDDC1 NCO SELDDC0 NCO SEL
表 7-49 寄存器 0x166 字段说明
位字段类型复位说明
7-6DDC3 NCO SELR/W0这些位选择 4 个频率中的哪一个在相应的 DDC/NCO 中有效。同时还必须设置寄存器 0x165 (D1) 中的 <NCO SEL EN> 位。
5-4DDC2 NCO SELR/W0
3-2DDC1 NCO SELR/W0
1-0DDC0 NCO SELR/W0
图 7-99 寄存器 0x167/168
76543210
DDC1/3 DECIMATIONDDC0/2 DECIMATION
表 7-50 寄存器 0x167/0x168 字段说明
位字段类型复位说明
7-4DDC1/3 DECIMATIONR/W0当使用不等的抽取因子时，这些位为相应的 DDC 设置抽取滤波器因子。同时还必须设置寄存器 0x169 (D7) 中的寄存器 <UNEQUAL DECIMATION>。
0000：DDC 旁路
0001：/2 抽取
0010：/4 抽取
...
1110：/16384 抽取
1111：/32768 抽取
3-0DDC0/2 DECIMATIONR/W0
图 7-100 寄存器 0x169
76543210
UNEQUAL DECIMATION0NUM OF DDCSCOMMON DECIMATION
表 7-51 寄存器 0x169 字段说明
位字段类型复位说明
7UNEQUAL DECIMATIONR/W0该位使 DDC0..3 配置能够具有不等的抽取因子。
0：所有 DDC 使用公共抽取因子
1：不等的抽取因子
60R/W0必须写入 0
5-4NUM OF DDCSR/W00该寄存器用于配置有效 DDC 的数量
00：双 DDC 模式
01：四 DDC 模式
10：仅单 DDC（仅在使用内部 2x 均值计算功能时有用）
11：不使用
3-0COMMON DECIMATIONR/W0000该寄存器位设置所有有效 DDC 的抽取滤波器因子。
0000：DDC 旁路
0001：/2 抽取
0010：/4 抽取
...
1110：/16384 抽取
1111：/32768 抽取
图 7-101 寄存器 0x16B
76543210
000UPDATE NYQUIST ZONE0NYQUIST ZONE
表 7-52 寄存器 0x16B 字段说明
位字段类型复位说明
7-50R/W0必须写入 0
4UPDATE NYQUIST ZONER/W0如果已编程，该字段必须在奈奎斯特区域之后进行脉冲操作。当该位从 0 变为 1 时，会将 NYQUIST ZONE 字段复制到内部寄存器。
30R/W0必须写入 0
2-0NYQUIST ZONER/W000该字段控制奈奎斯特工作区域。器件的内部校准取决于所采样信号的奈奎斯特区域。必须根据奈奎斯特工作区域对该字段进行编程
000：第一个奈奎斯特区域（从 0 到 Fs/2）
001：第二个奈奎斯特区域（从 Fs/2 到 Fs）
010：第三个奈奎斯特区域（从 Fs 到 3Fs/2）
011：第四个奈奎斯特区域（从 3Fs/2 到 2Fs）
100：第五个奈奎斯特区域（从 2Fs 到 5Fs/2）
101：第六个奈奎斯特区域（从 5Fs/2 到 3Fs）
110、111：未使用
图 7-102 寄存器 0x200..0x2DF
76543210
DDCx NCO FREQUENCYy [48:0]
DDCx NCO PHASEy [15:0]
表 7-53 寄存器 0x200..0x2DF 字段说明
位字段类型复位说明
7-0DDCx NCO FREQUENCYy [48:0]R/W0这些寄存器位配置四个 DDC/NCO 的 48 位频率字。格式为小端字节序。节 7.3.8.4 中显示了用于计算 NCO 频率的公式。
7-0DDCx NCO PHASEy [15:0]R/W0这些寄存器位配置四个 DDC/NCO 的四个频率字的起始相位。格式为小端字节序。相位值为：90°/<16 位寄存器>
图 7-103 寄存器 0x590
7 6 5 4 3 2 1 0
0 0 0 0 0 0 ENABLE DCLK DIVIDER 0
表 7-54 寄存器 0x590 字段说明
位 字段 类型 复位 说明
7-2 0 R/W 0 必须写入 0
1 ENABLE DCLK DIVIDER R/W 0 该位设置后可启用 DCLK 分频器。对于高抽取因子，当 LVDS 接口的数据位时钟 (DCLK) 比 ADC 采样时钟慢时，需要执行此操作。
图 7-104 寄存器 0x691/0x692
7 6 5 4 3 2 1 0
LVDS PDN [5:7] DCLK PDN 0 0 0 0
0 0 0 LVDS PDN [0:4]
表 7-55 寄存器 0x691/0x692 字段说明
位 字段 类型 复位 说明
7-0 LVDS PDN [0:7] R/W 0 这些寄存器位在 LVDS 引脚处于高阻抗状态时使各个 LVDS 输出通道断电，如表 7-56 所示。其余 LVDS 总线断电寄存器位于寄存器 0x113/0x114 中。
0：正常运行
1：LVDS 输出通道断电
4 DCLK PDN R/W 0 该位使 LVDS 输出时钟断电。
0：正常运行
1：DCLK 断电
表 7-56 LVDS 断电寄存器通道分配
寄存器地址 0x113 0x114 0x691 0x692
寄存器位 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
LVDS 输出通道 14 13 12 11 10 9 8 15 5 6 7 0 1 2 3 4
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |