使用实数或复数抽取时，输出数据会进行串行化并使用更少的 LVDS 发送器进行传输。帧时钟 (FCLK) 用于标记采样的开始和停止，而数据位在数据时钟 (DCLK) 的上升沿和下降沿输出。帧时钟在 DOUT0 上输出，并且数据输出最多有 15 个 LVDS 通道可用。除非使用输出多路复用器，否则输出接口映射始终始于通道 DOUT15。

在实数抽取中，仅支持每个 ADC 单个频带。

通道数和输出数据速率可通过以下参数计算：

• R：输出分辨率：16 位 = 1，32 位 = 2
• B：DDC 频带总数
• C：实数或复数抽取：实数 = 1，复数 = 2
• D：抽取因子
• FS：ADC 采样时钟频率
• K = R x B x C
• L = 8 x K / D（LVDS 输出通道数）

如果 L < 1，则需要启用 DCLK 输出分频器（0x590，D1）

SLVDS 帧组装由 ADC 自动执行，并遵循以下方案：从通道 DOUT15 开始，且每个通道从 MSB 开始

下面详细介绍了四个不同示例的帧组装和计算。

示例 1：双频带，/8 实数抽取，16 位输出分辨率，FS = 500MSPS

• K = 2（R = 1，B = 2，C = 1）
• L = 8 x K / D = 8 x 2 / 8 = 2
• FCLK = FS / D = 500MSPS / 8 = 62.5MHz
• DCLK = 500MHz
• DOUT/通道 = 1Gbps

示例 1 的 SLVDS 帧组装如图 7-56 所示。数据通过两个通道输出，其中奇数位在 DCLK 上升沿输出，偶数位在 DCLK 下降沿输出。

示例 2：双频带，/128 实数抽取，32 位输出分辨率，FS = 500MSPS

• K = 4（R = 2，B = 2，C = 1）
• L = 8 x K / D = 8 x 4 / 128 = 1/4 => 使用一个通道。
• FCLK = FS / D = 500 MSPS / 128 = 3.91MHz
• DCLK = 125MHz
• DOUT/通道 = 0.25Gbps

示例 2 的 SLVDS 帧组装如图 7-57 所示。使用一个通道先发送 DDC 频带 0 (B₀) 的 32 位，然后发送 DDC 频带 1 的 32 位。

示例 3：双频带，/16 复数抽取，16 位输出分辨率，FS = 500MSPS

• K = 4（R = 1，B = 2，C = 2）
• L = 8 x K / D = 8 x 4 / 16 = 2
• FCLK = FS / D = 500MSPS / 16 = 31.25MHz
• DCLK = 500MHz
• DOUT/通道 = 1Gbps

示例 3 的 SLVDS 帧组装如图 7-58 所示。帧组装从 DOUT15 开始，从 DDC 频带 B₀ 的 MSB 开始。每个样本通过 2 个通道进行传输。

示例 4：四频带，/8 复数抽取，16 位输出分辨率，FS = 500MSPS

• K = 8（R = 1，B = 4，C = 2）
• L = 8 x K / D = 8 x 8 / 8 = 8
• FCLK = FS / D = 500MSPS / 8 = 62.5MHz
• DCLK = 500MHz
• DOUT/通道 = 1Gbps

示例 3 的 SLVDS 帧组装如图 7-59 所示。帧组装从 DOUT15 开始，从 DDC 频带 B₀ 的 MSB 开始。每个样本通过 8 个通道进行传输。

示例 5：单频带，/256 复数抽取，32 位输出分辨率，FS = 500MSPS

• K = 8（R = 2，B = 2，C = 2）
• L = 8 x K / D = 8 x 8 / 256 = 1/4 => 使用一个通道。
• FCLK = FS / D = 500MSPS / 256 = 1.95MHz
• DOUT/通道 = FS / D x 16 x K = 500MSPS / 256 x 16 x 8 = 250Mbps
• DCLK = 125MHz

示例 4 的 SLVDS 帧组装如图 7-60 所示。帧组装仅使用 DOUT15，从 DDC 频带 0 的 32 位“I”样本开始，到 DDC 频带 1 的 32 位“Q”样本结束。