为了更大限度地提高 ADC 的 SNR 性能,需要低抖动 (< 75fs) 采样时钟。图 8-2 显示了估算的 SNR 性能与输入频率和外部时钟抖动之间的关系。内部 ADC 孔径抖动也与时钟振幅有关(输入频率越高越敏感),如图 8-3 所示。
使用均值计算和/或抽取时,必须先估算单个 ADC 内核的 SNR,然后再添加内部均值计算和/或抽取带来的 SNR 改善。
图 8-2 SNR 与 TJitter 与 FIN 间的关系 图 8-3 SNR 与时钟振幅间的关系(FS = 500MSPS、FIN = 100MHz、AIN = −1dBFS)