ZHCSX71 October   2024 ADC3908D025 , ADC3908D065 , ADC3908D125 , ADC3908S025 , ADC3908S065 , ADC3908S125

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 功耗
    6. 6.6  电气特性 - 直流规格
    7. 6.7  电气特性 - 交流规格 (25MSPS)
    8. 6.8  电气特性 - 交流规格 (65MSPS)
    9. 6.9  电气特性 - 交流规格 (125MSPS)
    10. 6.10 时序要求
    11. 6.11 输出接口时序图
    12. 6.12 典型特性:25MSPS
    13. 6.13 典型特性 - 65MSPS
    14. 6.14 典型特性 - 125MSPS
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
        1. 7.3.1.1 单端输入
        2. 7.3.1.2 差分输入
        3. 7.3.1.3 模拟输入带宽
      2. 7.3.2 采样时钟输入
      3. 7.3.3 数字接口
        1. 7.3.3.1 测试图形
        2. 7.3.3.2 采用引脚控制的接口配置
    4. 7.4 器件功能模式
      1. 7.4.1 正常运行
      2. 7.4.2 断电
  9. 应用信息免责声明
    1. 8.1 典型应用
      1. 8.1.1 设计要求
      2. 8.1.2 详细设计过程
        1. 8.1.2.1 输入信号路径
        2. 8.1.2.2 采样时钟
      3. 8.1.3 应用曲线
    2. 8.2 初始化设置
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

布局示例

以下屏幕截图显示了 ADC3910D125EVM 的顶层。

  • 信号输入作为不同的信号,与时钟输入一起在顶层进行布线,避免过孔。
  • 带隔离电阻的串行 CMOS 输出接口通道。
  • 旁路电容靠近顶层的 VREF 引脚,避免过孔。
ADC3908D025 ADC3908D065 ADC3908D125 ADC3908S025 ADC3908S065 ADC3908S125 布局示例:ADC3910D125EVM 顶层图 8-7 布局示例:ADC3910D125EVM 顶层