ZHCSO30A December 2023 – May 2024 ADC3910D025 , ADC3910D065 , ADC3910D125 , ADC3910S025 , ADC3910S065 , ADC3910S125
PRODUCTION DATA
在串行 CMOS 模式下,ADC3910Dx 和 ADC3910Sx 具有可配置的输出数据映射。串行 CMOS 中的默认位大小为 10 位宽,接口默认设置为 DDR。接口选项包括双倍数据速率 (DDR)、半倍数据速率 (HDDR) 和单倍数据速率 (SDR),具体通过 SPI 写入寄存器 0x098 来实现。
默认情况下,DDR 模式通过在 DCLK 上升沿输出通道 A 数据并在下降沿输出通道 B 数据,来通过同一通道在时钟沿交替输出数据。通过 SPI 写入 DDR_MODE (0x0A6),可以将该行为更改为先在时钟沿输出通道 A 的所有数据,然后再在时钟沿输出通道 B 的所有数据。HDDR 模式通过 SPI 写入 HDDR_EN (0x098) 来启用,会通过不同的输出通道在时钟沿上输出通道 A 数据与通道 B 数据。
SDR 模式仅在时钟上升沿输出数据;因此,要在一个周期内输出两个数据样本,需要两倍的数据时钟速度。下图显示了可编程的不同可用配置,而表 6-4 显示了实际数据和时钟速率。
输出分辨率 | 抽取 | 通道数 | 串行化 | DCLK | DCLK 分频器 | FCLK |
---|---|---|---|---|---|---|
寄存器 0xA7 | 寄存器 0x200 | 寄存器 0xAE...B3 | 寄存器 0xA6 | 寄存器 0xA8 | 寄存器 0x88 | |
8 位 | 旁路 | 8 | 1 | FS | /1 | 不适用 |
10 位 | 10 | 1 | FS | /1 | 不适用 | |
12 位 | 12 | 1 | FS | /1 | 不适用 | |
/2 | 12 | 1 | fS/2 | /2 | 不适用 | |
/4 | 12 | 1 | fS/4 | /4 | 不适用 | |
/8 | 12 | 1 | fS/8 | /8 | 不适用 | |
/16 | 12 | 1 | FS /16 | /16 | 不适用 | |
16 位 | /2 | 8 | 2 | FS | /2 | fS/2 |
/4 | 8 | 2 | fS/2 | /4 | fS/2 | |
4 | 4 | FS | fS/4 | |||
/8 | 8 | 2 | fS/4 | /8 | fS/2 | |
4 | 4 | fS/2 | fS/4 | |||
2 | 8 | FS | fS/8 | |||
/16 | 8 | 2 | fS/8 | /16 | fS/2 | |
4 | 4 | fS/4 | fS/4 | |||
2 | 8 | fS/2 | fS/8 |