ZHCSO30A December 2023 – May 2024 ADC3910D025 , ADC3910D065 , ADC3910D125 , ADC3910S025 , ADC3910S065 , ADC3910S125
PRODUCTION DATA
ADC3910Dx 和 ADC3910Sx 支持双倍数据速率 (DDR)、半倍数据速率 (HDDR) 和单倍数据速率 (SDR)。在 DDR/HDDR 模式下,该器件会生成输出数据时钟以及反向数据时钟。单通道 ADC 可以使用 SDR 模式,该模式下数据在时钟的上升沿输出。
默认情况下,DDR 模式通过在上升沿输出通道 A 数据并在下降沿输出通道 B 数据,来通过同一通道在时钟沿交替输出数据。通过 SPI 写入 DDR_MODE (0x0A6),可以将该行为更改为先在时钟沿输出通道 A 的所有数据,然后再在时钟沿输出通道 B 的所有数据。HDDR 模式通过 SPI 写入 HDDR_EN (0x098) 来启用,会通过不同的输出通道在时钟沿上输出通道 A 数据与通道 B 数据。
对于无法在数据时钟下降沿输出数据的接收器,可以使用反向数据时钟来在上升沿输出数据。
有关并行 CMOS 输出的时序图,请参阅节 5.11。