ZHCSPF7B March 2023 – April 2024 ADS127L21
PRODUCTION DATA
在调制器采样率附近出现的输入信号 (fMOD = fCLK / 2) 折返(或混叠)到通带,从而导致数据错误。如果存在混叠,则无法通过后处理来消除频率误差。ADC 输入端的模拟抗混叠滤波器可在被 ADC 混叠之前从输入信号中移除带外频率。抗混叠滤波器所需的阶数取决于所选的 OSR 和 fMOD 下信号衰减的目标值。较大的 OSR 值意味着 fDATA 奈奎斯特频率和 fMOD 之间的频率范围更大,从而使滤波器提供所需的衰减。例如,对于 OSR = 128,超过二十倍频会将 fDATA 和 fMOD 分开。当转角频率 = fDATA 时,三阶 60dB/dec 滤波器可在 fMOD 下提供 120dB 的混叠抑制。