ZHCSPF7B March 2023 – April 2024 ADS127L21
PRODUCTION DATA
ADC 的模拟输入为差分输入,输入定义为差分电压:VIN = VAINP – VAINN。为了获得出色性能,使用差分信号驱动输入,共模电压以 1/2 Vs(即 (AVDD1 + AVSS) / 2)为中心。
ADC 通过相应地配置 AVDD1 和 AVSS 电源,可接受单极或双极输入信号。图 7-1 展示了在单极电源配置下的差分信号示例。当共模电压处于 1/2 Vs (AVDD1 / 2) 时,可提供对称输入电压余量。对于单极配置,使用 AVDD1 = 5V 和 AVSS = 0V(请参阅降低 AVDD1 运行规范)。
图 7-2 展示了双极配置下的差分信号示例。信号的共模电压 (VCM) 通常为 0V。双极运行模式下使用 AVDD1 = 2.5V 和 AVSS = –2.5V。
在双极或单极电源配置中,ADC 通过将 AINN 输入连接到 AVSS、地或 1/2 Vs 来接受单端输入信号。但是,由于 AINN 现在是固定的,因此 ADC 的电压范围受 AINP 的输入电压摆幅所限制。也就是说,双极运行模式下为 ±2.5V,5V 单极运行模式下为 0V 至 5V。
图 7-3 中显示的简化电路代表模拟输入结构。
二极管可以保护 ADC 输入免受静电放电 (ESD) 事件的影响。在 ESD 受控环境中制造时,这些事件在制造过程和印刷电路板 (PCB) 组装过程中发生。如果输入被驱动至 AVSS – 0.3V 以下或 AVDD1 + 0.3V 以上,保护二极管可能会导通。在这些条件下,请使用外部钳位二极管和/或串联电阻器将输入电流限制为指定值。
输入多路复用器可提供正常或反向输入信号极性的选项。多路复用器还提供两种内部测试模式,有助于验证 ADC 性能。偏移测试模式通过将 ADC 输入短路来验证噪声和偏移误差。生成的噪声和失调电压数据由用户进行评估。通过向 AINP 输入施加 CMRR 测试信号,可使用 CMRR 测试模式测试 CMRR 性能。生成的 CMRR 测试数据也由用户进行评估。表 7-1 展示了图 7-3 的输入多路复用器电路的开关配置。
MUX[1:0] 位 | 闭合开关 | 说明 |
---|---|---|
00b | S1、S4 | 正常极性输入 (VIN = VAINP - VAINN) |
01b | S2、S3 | 反极性输入 (VIN = VAINN - VAINP) |
10b | S5、S6 | 内部噪声和偏移误差测试 |
11b | S1、S5 | 使用施加到 AINP 的信号进行 CMRR 测试 |
ADC 通过将电压存储在 CIN 电容器上,以调制器频率 (fMOD) 对输入电压进行采样。电容器在调制器的相反时钟相位上放电,此时重复采样过程。鉴于 CIN 的瞬时电荷需求,信号必须在调制器频率下的半个周期内稳定。此频率为 t = 1 / (2 · fMOD)。为了满足这一要求,外部驱动器带宽通常需要比原始信号频率大得多。当达到所需的 THD、SNR 和增益误差性能时,即可确定驱动器的带宽足够。在中低速运行模式下,调制器频率降低,因此驱动器有更多的时间可以稳定。
采样电容器所需的输入电荷被建模为峰值电流和流入 ADC 输入端的平均电流。如方程式 15 和方程式 16 所示,平均输入电流由差分和绝对分量组成。
其中:
其中:
对于 fMOD = 12.8MHz(高速模式)、CIN = 7.4pF 且 CCM = 0.35pF 的情况,差分电压产生的平均电流为 95μA/V。绝对电压产生的平均电流为 4.5μA/V。例如,如果 AINP = 4.5V 且 AINN = 0.5V,则 VIN = 4V。总 AINP 平均电流 = (4V · 95μA/V) + (4.5V · 4.5μA/V) = 400μA。总 AINN 平均电流 = (–4V · 95μA/V) + (0.5V · 4.5μA/V) = –378μA。
该器件集成了输入预充电缓冲器,可显著降低 CIN 电容器的电荷需求。当被启用时,缓冲器在采样阶段最初位于电路内。当 CIN 接近满电荷时,缓冲器被旁路(图 7-3 的 S7 和 S8 处于向上位置)。然后,外部信号驱动器为电容器提供精细充电。采样阶段完成时,调制器对采样电容器放电以完成一个转换周期。缓冲器可降低为 CIN 充电所需的输入电流,从而提高了输入阻抗并放宽了外部驱动器要求。输入缓冲器由 CONFIG1 寄存器的 AINP_BUF 和 AINN_BUF 位启用。如果 AINN 接地或连接到低阻抗固定电位,则禁用 AINN 缓冲器以降低功耗。