ZHCSX83 October 2024 ADS127L21B
PRODUCTION DATA
在同步控制模式下,无论 START 引脚是高电平还是低电平,ADC 都会连续转换。ADC 在 START 的上升沿同步。同步后,第一个 DRDY 下降沿会延迟,以便计入滤波器稳定时间(延迟时间)。在此模式下,可将等于数据速率倍数的单脉冲输入和连续时钟输入施加到 START 引脚。
ADC 在 START 的上升沿同步。如果到下一个 START 上升沿的时间是转换周期的 n 倍,在 ±1/fCLK 时段内,则 ADC 不会重新同步(n = 1、2、3 等)。由于 ADC 转换周期已经与 START 信号周期同步,因此不会发生同步。如果施加的 START 信号的周期不 是转换周期的 n 倍,则 ADC 会重新同步。由于数字滤波器存在传播延迟,START 信号与 DRDY 输出之间存在相位差。图 7-31 展示了当 START 脉冲的周期不等于转换周期的 n 倍时与 START 信号的同步。