DRDY 是数据就绪输出信号。当转换开始或重新同步时，DRDY 驱动为高电平；而当转换数据就绪时，DRDY 驱动为低电平。在转换数据读取期间，DRDY 在第 8 个 SCLK 处被驱动回高电平。此行为适用于同步和启动/停止控制模式。在一次性控制模式下，DRDY 在转换数据读取期间保持低电平。如果将 ADC 编程为进入待机模式（STBY_MODE 位 = 1b），DRDY 将在转换为低电平后三个 f_CLK 周期驱动回高电平。如果未读取转换数据，DRDY 会在下一个下降沿之前产生高脉冲。有关每个转换控制模式的 DRDY 操作的详细信息，请参阅同步 部分。无论 CS 为高电平还是低电平，DRDY 都是有源输出。