ZHCSX83 October 2024 ADS127L21B
PRODUCTION DATA
名称 | 引脚编号 | 类型 | 说明 |
---|---|---|---|
AINN | 2 | 模拟输入 | 负模拟输入;有关详细信息,请参阅模拟输入 部分。 |
AINP | 1 | 模拟输入 | 正模拟输入;有关详细信息,请参阅模拟输入 部分。 |
AVDD1 | 20 | 模拟电源 | 正模拟电源 1;有关详细信息,请参阅电源 部分。 |
AVDD2 | 19 | 模拟电源 | 正模拟电源 2;有关详细信息,请参阅电源 部分。 |
AVSS | 17 | 模拟电源 | 负模拟电源;有关详细信息,请参阅电源 部分。 |
CAPA | 18 | 模拟输出 | 模拟稳压器输出电容器旁路。 |
CAPD | 15 | 模拟输出 | 数字稳压器输出电容器旁路。 |
CLK | 12 | 数字输入 | 时钟输入;有关详细信息,请参阅时钟运行 部分。 |
CS | 7 | 数字输入 | 芯片选择,低电平有效;有关详细信息,请参阅芯片选择 部分。 |
DGND | 14 | 地 | 数字地。 |
DRDY | 11 | 数字输出 | 数据就绪,低电平有效;有关详细信息,请参阅数据就绪 部分。 |
IOVDD | 13 | 数字电源 | I/O 电源电压;有关详细信息,请参阅电源 部分。 |
REFN | 5 | 模拟输入 | 负基准输入;有关详细信息,请参阅基准电压 部分。 |
REFP | 4 | 模拟输入 | 正基准输入;有关详细信息,请参阅基准电压 部分。 |
RESET | 6 | 数字输入 | 复位,低电平有效;有关详细信息,请参阅复位 部分。 |
SCLK | 9 | 数字输入 | 串行数据时钟;有关详细信息,请参阅串行时钟 部分。 |
SDI | 8 | 数字输入 | 串行数据输入;有关详细信息,请参阅串行数据输入 部分。 |
SDO/DRDY | 10 | 数字输出 | 串行数据输出和数据就绪(可选);有关详细信息,请参阅 SDO/DRDY 部分。 |
START | 16 | 数字输入 | 转换开始;有关详细信息,请参阅同步 部分。 |
VCM | 3 | 模拟输出 | 共模电压输出;有关详细信息,请参阅 VCM 输出电压 部分。 |
散热焊盘 | Pad | — | 散热电源板;连接到 AVSS。 |