ZHCSX83 October 2024 ADS127L21B
PRODUCTION DATA
对于外部时钟运行,请将 CLK_SEL 位编程为 1b。在对该位进行编程之前,请将时钟信号应用于 CLK 引脚。可使用时钟分频器对时钟频率进行分频。例如,对 25.6MHz 时钟信号进行 8 分频,为低速模式生成 3.2MHz 内部时钟。
降低时钟频率可以在 OSR 值之间产生特定的数据速率。不过,当降低时钟频率时,转换噪声与原始时钟频率相同。只有增加 OSR 值或改变滤波器模式,才能降低转换噪声。
时钟抖动会在信号采样时产生时序变化,从而导致 SNR 性能下降。低抖动时钟对于满足数据表 SNR 性能至关重要。例如,当信号频率为 200kHz 时,需要抖动小于 10ps (rms) 的外部时钟。对于较低的信号频率,时钟抖动要求放宽了 –20dB/dec。例如,当 fIN = 20kHz 时,100ps 的时钟抖动是可以接受的。许多类型的 RC 振荡器会表现出高水平的抖动,但在交流信号测量中需要避免这些抖动。请使用晶体或体声波型振荡器。避免时钟输入上出现振铃。放置在时钟缓冲器输出端的串联电阻通常有助于减少振铃。