ADC 可通过将 CS 接地来选择 3 线 SPI 操作。通过在上电时或复位后将 CS 接地，进入 3 线模式。3 线 SPI 模式由 STATUS 寄存器的 7 (CS_MODE) 位来指示。当 CS 置为高电平时，器件会变为 4 线 SPI 模式。

由于 CS 不再在 3 线模式下控制帧时序，因此 ADC 会对 SCLK 进行计数以确定帧的开始和结束。确保 SCLK 位数由主机控制并且与输出帧的大小相匹配。每帧的位数取决于器件配置。表 7-15 中给出了输出帧的大小。由于帧时序由 SCLK 的数量决定，因此应避免 SCLK 意外转换，例如在上电时发生的转换。

3 线 SPI 模式和 4 线模式支持相同的指令格式和时钟，但 3 线模式没有 CS 切换。其余寄存器的帧之间没有等待时间要求。但可编程滤波器系数的读取/写入操作除外，这种情况下的帧之间需要 10f_CLK 周期延迟。