ZHCS171C June   2011  – May 2015 ADS4229

PRODUCTION DATA.  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. Device Comparison Table
  6. Pin Configuration and Functions
  7. Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings
    3. 7.3  Recommended Operating Conditions
    4. 7.4  Thermal Information
    5. 7.5  Electrical Characteristics: ADS4229 (250 MSPS)
    6. 7.6  Electrical Characteristics: General
    7. 7.7  Digital Characteristics
    8. 7.8  LVDS and CMOS Modes Timing Requirements
    9. 7.9  LVDS Timings at Lower Sampling Frequencies
    10. 7.10 CMOS Timings at Lower Sampling Frequencies
    11. 7.11 Serial Interface Timing Characteristics
    12. 7.12 Reset Timing (Only when Serial Interface is Used)
    13. 7.13 Typical Characteristics
      1. 7.13.1 Typical Characteristics: ADS4229
      2. 7.13.2 Typical Characteristics: Contour
  8. Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Digital Functions
      2. 8.3.2 Gain for SFDR/SNR Trade-off
      3. 8.3.3 Offset Correction
      4. 8.3.4 Power-Down
        1. 8.3.4.1 Global Power-Down
        2. 8.3.4.2 Channel Standby
        3. 8.3.4.3 Input Clock Stop
      5. 8.3.5 Output Data Format
    4. 8.4 Device Functional Modes
      1. 8.4.1 Output Interface Modes
        1. 8.4.1.1 Output Interface
        2. 8.4.1.2 DDR LVDS Outputs
        3. 8.4.1.3 LVDS Buffer
        4. 8.4.1.4 Parallel CMOS Interface
        5. 8.4.1.5 CMOS Interface Power Dissipation
        6. 8.4.1.6 Multiplexed Mode of Operation
    5. 8.5 Programming
      1. 8.5.1 Device Configuration
      2. 8.5.2 Parallel Configuration Only
      3. 8.5.3 Serial Interface Configuration Only
      4. 8.5.4 Using Both Serial Interface and Parallel Controls
      5. 8.5.5 Parallel Configuration Details
      6. 8.5.6 Serial Interface Details
        1. 8.5.6.1 Register Initialization
        2. 8.5.6.2 Serial Register Readout
    6. 8.6 Register Maps
      1. 8.6.1 Serial Register Map
      2. 8.6.2 Description of Serial Registers
        1. 8.6.2.1  Register Address 00h (Default = 00h)
        2. 8.6.2.2  Register Address 01h (Default = 00h)
        3. 8.6.2.3  Register Address 03h (Default = 00h)
        4. 8.6.2.4  Register Address 25h (Default = 00h)
        5. 8.6.2.5  Register Address 29h (Default = 00h)
        6. 8.6.2.6  Register Address 2Bh (Default = 00h)
        7. 8.6.2.7  Register Address 3Dh (Default = 00h)
        8. 8.6.2.8  Register Address 3Fh (Default = 00h)
        9. 8.6.2.9  Register Address 40h (Default = 00h)
        10. 8.6.2.10 Register Address 41h (Default = 00h)
        11. 8.6.2.11 Register Address 42h (Default = 00h)
        12. 8.6.2.12 Register Address 45h (Default = 00h)
        13. 8.6.2.13 Register Address 4Ah (Default = 00h)
        14. 8.6.2.14 Register Address 58h (Default = 00h)
        15. 8.6.2.15 Register Address BFh (Default = 00h)
        16. 8.6.2.16 Register Address C1h (Default = 00h)
        17. 8.6.2.17 Register Address CFh (Default = 00h)
        18. 8.6.2.18 Register Address EFh (Default = 00h)
        19. 8.6.2.19 Register Address F1h (Default = 00h)
        20. 8.6.2.20 Register Address F2h (Default = 00h)
        21. 8.6.2.21 Register Address 2h (Default = 00h)
        22. 8.6.2.22 Register Address D5h (Default = 00h)
        23. 8.6.2.23 Register Address D7h (Default = 00h)
        24. 8.6.2.24 Register Address DBh (Default = 00h)
  9. Application and Implementation
    1. 9.1 Application Information
      1. 9.1.1 Theory of Operation
      2. 9.1.2 Analog Input
        1. 9.1.2.1 Drive Circuit Requirements
        2. 9.1.2.2 Driving Circuit
      3. 9.1.3 Clock Input
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Analog Input
        2. 9.2.2.2 Common Mode Voltage Output (VCM)
        3. 9.2.2.3 Clock Driver
        4. 9.2.2.4 Digital Interface
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
    1. 10.1 Sharing DRVDD and AVDD Supplies
    2. 10.2 Using DC/DC Power Supplies
    3. 10.3 Power Supply Bypassing
  11. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1 Grounding
      2. 11.1.2 Exposed Pad
      3. 11.1.3 Routing Analog Inputs
      4. 11.1.4 Routing Digital Outputs
    2. 11.2 Layout Example
  12. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 开发支持
        1. 12.1.1.1 技术参数定义
    2. 12.2 文档支持
      1. 12.2.1 相关文档 
    3. 12.3 社区资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

12 器件和文档支持

12.1 器件支持

12.1.1 开发支持

12.1.1.1 技术参数定义

模拟带宽 – 基频功率相对低频值下降 3dB 时的模拟输入频率。

孔径延迟 – 从输入采样时钟的上升沿到实际发生采样之间的延迟时间。 该延迟在各通道中会有所不同。 最大差值被定义为孔径延迟差异(通道间)。

孔径不确定性(抖动) – 采样间的孔径延迟差异。

时钟脉冲宽度/占空比 – 时钟信号的占空比为时钟信号保持逻辑高电平的时间(时钟脉冲宽度)与时钟信号周期的比值。 占空比通常以百分比的形式表示。 理想差分正弦波时钟的占空比为 50%。

最大转换速率 – 执行指定操作时所采用的最大采样率。 除非另外注明,否则所有参数测试均以该采样率执行。

最小转换速率 – ADC 正常工作时的最小采样率。

微分非线性 (DNL) – 理想 ADC 对模拟输入值进行编码转换时以 1 LSB 为步长。 DNL 是指任意单个步长与这一理想值之间的偏差(以 LSB 为计量单位)。

积分非线性 (INL) – INL 是 ADC 传递函数与其最小二乘法曲线拟合所确定的最佳拟合曲线的偏差(以 LSB 为计量单位)。

增益误差 – 增益误差是指 ADC 实际输入满量程范围与其理想值的偏差。 增益误差以理想输入满量程范围的百分比形式表示。 增益误差包括两部分:基准不精确所导致的误差 (EGREF) 和通道所导致的误差 (EGCHAN)。 这两种误差分别定义为 EGREF 和 EGCHAN

对于一阶近似,总增益误差 ETOTAL ~ EGREF + EGCHAN

例如,如果 ETOTAL = ±0.5%,则满量程输入范围为 (1 – 0.5 / 100) x FSideal 至 (1 + 0.5 / 100) × FSideal

偏移误差 – 偏移误差是指 ADC 实际平均空闲通道输出编码与理想平均空闲通道输出编码之间的差值(以 LSB 数表示)。 该数量通常转换为毫伏。

温度漂移 – 温度漂移系数(相对于增益误差和偏移误差)指定参数从 TMIN 到 TMAX 每摄氏度的变化量。 温度漂移的计算方法是用参数在 TMIN 至 TMAX 范围内的最大变化量除以 TMAX – TMIN 的值。

信噪比 – SNR 是指基频功率 (PS) 与噪底功率 (PN) 的比值,不包括直流功率和前 9 个谐波的功率。

Equation 2. ADS4229 q_snr_las635.gif

当基频的绝对功率用作基准时,SNR 以 dBc(相对于载波的分贝数)为单位;当基频功率被外推至转换器满量程范围时,SNR 以 dBFS(相对于满量程的分贝数)为单位。

信噪比和失真 (SINAD) – SINAD 是指基频功率 (PS) 与所有其他频谱成分(包括噪声 (PN) 和失真 (PD),但不包括直流)功率的比值。

Equation 3. ADS4229 q_sinad_las635.gif

当基频的绝对功率用作基准时,SINAD 以 dBc(相对于载波的分贝数)为单位;当基频功率被外推至转换器满量程范围时,SINAD 以 dBFS(相对于满量程的分贝数)为单位。

有效位数 (ENOB) – ENOB 测量的是转换器相对于理论限值(基于量化噪声)的性能。

Equation 4. ADS4229 q_enob_las635.gif

总谐波失真 (THD) – THD 是指基频功率 (PS) 与前 9 个谐波功率 (PD) 的比值。

Equation 5. ADS4229 q_thd_las635.gif

THD 通常以 dBc 为单位(相对于载波的分贝数)。

无杂散动态范围 (SFDR) – 基频功率与最高的其他频谱成分(毛刺或谐波)功率的比值。 SFDR 通常以 dBc 为单位(相对于载波的分贝数)。

双频互调失真 – IMD3 是指基频功率(f1 和 f2 频率处)与最差频谱成分(2f1 – f2 或 2f2 – f1 频率处)功率的比值。 当基频的绝对功率用作基准时,IMD3 以 dBc(相对于载波的分贝数)为单位;当基频功率被外推至转换器满量程范围时,IMD3 以 dBFS(相对于满量程的分贝数)为单位。

直流电源抑制比 (DC PSRR) – DC PSSR 是偏移误差变化量与模拟电源电压变化量的比值。 DC PSRR 通常以 mV/V 为单位进行表示。

交流电源抑制比 (AC PSRR) – AC PSRR 测量的是 ADC 对电源电压变化的抑制能力。 如果 ΔVSUP 表示电源电压的变化,ΔVOUT 表示 ADC 输出编码的相应变化(相对输入而言),则:

Equation 6. ADS4229 q_psrr_las635.gif

电压过载恢复 – 使过载的模拟输入端的误差恢复至 1% 以下所需的时钟数。 该技术参数的测试方法是分别施加具有 6dB 正过载和负过载的正弦波信号。 然后记录下过载后前几个采样(相对于期望值)的偏差。

共模抑制比 (CMRR) – CMRR 测量的是 ADC 对模拟输入共模变化的抑制能力。 如果 ΔVCM_IN 表示输入引脚的共模电压变化,ΔVOUT 表示 ADC 输出编码的相应变化(相对输入而言),则:

Equation 7. ADS4229 q_cmrr_las635.gif

串扰(仅限多通道 ADC)– 串扰测量的是目标通道与其相邻通道之间的内部信号耦合。 串扰分两种情况:一种是与紧邻通道(近端通道)之间的耦合,另一种是与跨封装通道(远端通道)之间的耦合。 通常采用对邻近通道施加满量程信号的方式来测量串扰。 串扰是指耦合信号功率(在目标通道的输出端测得)与邻近通道输入端所施加信号功率的比值。 串扰通常以 dBc 为单位进行表示。

12.2 文档支持

12.2.1 相关文档 

相关文档如下:

  • 《QFN 布局指南》(文献编号:SLOA122
  • 《QFN/SON PCB 连接》(文献编号:SLUA271
  • 《ADS4226 评估模块》(文献编号:SLAU333

12.3 社区资源

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's Terms of Use.

    TI E2E™ Online Community TI's Engineer-to-Engineer (E2E) Community. Created to foster collaboration among engineers. At e2e.ti.com, you can ask questions, share knowledge, explore ideas and help solve problems with fellow engineers.
    Design Support TI's Design Support Quickly find helpful E2E forums along with design support tools and contact information for technical support.

12.4 商标

PowerPAD, E2E are trademarks of Texas Instruments.

All other trademarks are the property of their respective owners.

12.5 静电放电警告

esds-image

这些装置包含有限的内置 ESD 保护。 存储或装卸时,应将导线一起截短或将装置放置于导电泡棉中,以防止 MOS 门极遭受静电损伤。

12.6 术语表

SLYZ022TI 术语表

这份术语表列出并解释术语、首字母缩略词和定义。