ZHCSTN5 June   2024 ADS8681W

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟输入结构
      2. 6.3.2 模拟输入阻抗
      3. 6.3.3 输入保护电路
      4. 6.3.4 可编程增益放大器 (PGA)
      5. 6.3.5 二阶低通滤波器 (LPF)
      6. 6.3.6 ADC 驱动器
      7. 6.3.7 基准
        1. 6.3.7.1 内部基准
        2. 6.3.7.2 外部基准
      8. 6.3.8 ADC 传递函数
      9. 6.3.9 警报功能
        1. 6.3.9.1 输入警报
        2. 6.3.9.2 AVDD 警报
    4. 6.4 器件功能模式
      1. 6.4.1 主机到器件连接拓扑
        1. 6.4.1.1 单个器件:所有 multiSPI 选项
        2. 6.4.1.2 单个器件:标准 SPI 接口
        3. 6.4.1.3 多个器件:菊花链拓扑
      2. 6.4.2 器件工作模式
        1. 6.4.2.1 RESET 状态
        2. 6.4.2.2 ACQ 状态
        3. 6.4.2.3 CONV 状态
    5. 6.5 编程
      1. 6.5.1 数据传输帧
      2. 6.5.2 输入命令字和寄存器写入操作
      3. 6.5.3 输出数据字
      4. 6.5.4 数据传输协议
        1. 6.5.4.1 配置器件的协议
        2. 6.5.4.2 从器件读取数据时使用的协议
          1. 6.5.4.2.1 支持单 SDO-x 的传统、SPI 兼容 (SYS-xy-S) 协议
          2. 6.5.4.2.2 支持双 SDO-x 的传统、SPI 兼容 (SYS-xy-S) 协议
          3. 6.5.4.2.3 源同步 (SRC) 协议
            1. 6.5.4.2.3.1 输出时钟源选项
            2. 6.5.4.2.3.2 输出总线宽度选项
  8. 寄存器映射
    1. 7.1 器件配置和寄存器映射
      1. 7.1.1 DEVICE_ID_REG 寄存器(地址 = 00h)
      2. 7.1.2 RST_PWRCTL_REG 寄存器(地址 = 04h)
      3. 7.1.3 SDI_CTL_REG 寄存器(地址 = 08h)
      4. 7.1.4 SDO_CTL_REG 寄存器(地址 = 0Ch)
      5. 7.1.5 DATAOUT_CTL_REG 寄存器(地址 = 10h)
      6. 7.1.6 RANGE_SEL_REG 寄存器(地址 = 14h)
      7. 7.1.7 ALARM_REG 寄存器(地址 = 20h)
      8. 7.1.8 ALARM_H_TH_REG 寄存器(地址 = 24h)
      9. 7.1.9 ALARM_L_TH_REG 寄存器(地址 = 28h)
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 警报功能
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 电源去耦
      2. 8.3.2 节能
        1. 8.3.2.1 NAP 模式
        2. 8.3.2.2 掉电 (PD) 模式
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

模拟输入结构

该器件采用差分输入结构。图 6-1 展示了 AFE 电路的简化电路原理图,包括输入过压保护电路、PGA、低通滤波器 (LPF) 和高速 ADC 驱动器。

ADS8681W ADS8685W ADS8689W 简化模拟前端电路原理图图 6-1 简化模拟前端电路原理图

根据编程寄存器配置,ADS868xW 支持多个单极或双极、单端和差分输入电压范围。如 RANGE_SEL_REG 寄存器部分所述,将输入电压范围配置为双极或单极。双极范围为 ±3V × VREF、±2.5V × VREF、±1.5V × VREF、±1.25V × VREF 和 ±0.625V × VREF。单极范围为 0V 至 3V × VREF,0V 至 2.5V × VREF,0V 至 1.5V × VREF 和 0V 至 1.25V × VREF。将内部或外部基准电压设置为 4.096V 时,将器件输入范围配置为双极或单极范围。配置的双极范围为 ±12.288V、±10.24V、±6.144V、±5.12V 和 ±2.56V。配置的单极范围为 0V 至 12.288V、0V 至 10.24V、0V 至 6.144V 以及 0V 至 5.12V。

该器件对 AIN_P 和 AIN_M 引脚之间的电压差进行采样。为获得出色性能,请确保每个输入路径的输入电流和阻抗相匹配。从信号源到 ADC 输入引脚尽可能对称地将两个单端信号路由到 AIN_P 和 AIN_M。

如果器件的模拟输入引脚 (AIN_P) 或 (AIN_M) 保持悬空状态,则 ADC 输出对应于内部偏置电压。如果器件在输入引脚悬空的情况下运行,则将 ADC 的输出视为无效。这种情况不会对器件造成任何损坏,在对引脚施加有效的输入电压后,器件便可完全正常工作。