器件和主机控制器之间的数据传输帧从 CONVST/CS 引脚的下降沿开始。当器件在随后的上升沿开始转换时，此帧结束。主机控制器通过在 CONV 阶段结束后将 CONVST/CS 信号拉至低电平 (图 6-25) 来启动数据传输帧。CONV 状态部分说明了此过程。

图 6-25 数据传输帧

对于典型的数据传输帧 F：

1. 主机控制器将 CONVST/CS 拉至低电平，以便启动数据传输帧。在 CONVST/CS 信号的下降沿：
   • RVS 变为低电平，指示数据传输帧开始。
   • 内部 SCLK 计数器复位为 0。
   • 器件控制数据总线。如图 6-25 所示，输出数据字的内容加载到 32 位输出移位寄存器 (OSR) 中。
   • 内部配置寄存器复位为 0000h，相当于执行了一个 NOP 命令。
2. 在数据帧期间，主机控制器在 SCLK 引脚上提供时钟信号：
   • 在每个 SCLK 捕获边沿，SCLK 计数器递增。然后，在 SDI 引脚上接收到的数据位移入输入移位寄存器的 LSB。
   • 在输出时钟的每个启动边沿，输出移位寄存器数据的 MSB 在选定的 SDO-x 引脚上移出。在本例中，SCLK 是输出时钟。
   • RVS 引脚的状态取决于输出协议选择（请参阅从器件读取数据时使用的协议 部分）。
3. 主机控制器将 CONVST/CS 引脚拉至高电平以结束数据传输帧。在 CONVST/CS 的上升沿：
   • SDO-x 引脚进入三态。
   • 如图 6-25 所示，输入移位寄存器的内容传输至命令处理器以进行解码和进一步操作。
   • RVS 输出变为低电平，指示转换开始。

将 CONVST/CS 拉为高电平后，主机控制器会监测 RVS 引脚上的从低电平到高电平转换。或者，主机控制器会等待 t_{conv_max} 时间（请参阅时序要求 表）结束，然后再启动新的数据传输帧。

在数据传输帧 F 结束时：

• 如果 SCLK 计数器为 32，则器件会将帧 F 视为任何读取或写入操作的最优 数据传输帧。在最优数据传输帧结束时，命令处理器将 32 位输入移位寄存器内容视为有效命令字。
• 如果 SCLK 计数器小于 32，则器件会将帧 F 视为短 数据传输帧。
  • 对器件的数据写入操作无效，器件将此帧视为 NOP 命令。
  • 在短帧期间，SDO-x 引脚上传输的输出数据位仍然是有效数据。主机控制器使用短数据传输帧从 32 位输出移位寄存器中仅读取所需数量的 MSB 位。
• 如果 SCLK 计数器大于 32，则器件会将帧 F 视为长 数据传输帧。在长数据传输帧结束时，命令处理器将 32 位输入移位寄存器内容视为有效命令字。任何数据传输帧 F 中提供的最大时钟数没有限制。当主机提供长数据传输帧时，在 CONVST/CS 上升沿之前移入器件的最后 32 位构成所需命令。