图 6-21 显示了在菊花链拓扑中有多个器件的典型连接图。

图 6-22 菊花链连接原理图

所有器件的 CONVST/CS 和 SCLK 输入连接在一起，并分别由主机控制器的单个 CONVST/CS 和 SCLK 引脚控制。链中第一个器件（器件 1）的 SDI 输入引脚连接到主机控制器的 SDO-x 引脚。器件 1 的 SDO-0 输出引脚连接到器件 2 的 SDI 输入引脚，依此类推。链中最后一个器件（器件 N）的 SDO-0 输出引脚连接到主机控制器的 SDI 引脚。

要在菊花链拓扑中运行多个器件，主机控制器以相同的值对每个器件中的配置寄存器进行编程。这些器件以单个 SDO-0 输出运行，使用外部时钟信号，并支持使用任何与 SPI 兼容的传统协议进行数据读取和数据写入操作。在 SDO_CTL_REG 寄存器中，将位 7-0 编程为 00h。

菊花链拓扑中的所有器件在 CONVST/CS 信号的上升沿对模拟输入信号进行采样。数据传输帧从相同信号的下降沿开始。在 SCLK 信号的启动沿，链中的每个器件都将 MSB 移出到 SDO-0 引脚。在每个 SCLK 捕捉边沿，每个菊花链器件会移入在 SDI 引脚上接收的数据，作为统一移位寄存器的 LSB 位。图 6-19 展示了此过程的示意图。因此，在菊花链配置中，主机控制器先接收器件 N 的数据，然后接收器件 N-1 的数据，依此类推。此过程以 MSB 优先的方式继续进行。在 CONVST/CS 信号的上升沿，每个器件解码统一移位寄存器中的内容并采取适当的操作。

对于菊花链拓扑中连接的 N 个器件，最佳数据传输帧包含 32 × N 个 SCLK 捕捉边沿（请参阅图 6-23）。避免较短的数据传输帧，这会导致器件配置错误。对于具有超过 32 × N 个 SCLK 捕捉边沿的数据传输帧，主机控制器会适当地对齐每个器件的配置数据。然后，主机使 CONVST/CS 变为高电平。

系统的总吞吐量随着菊花链拓扑中所连接的器件数的增多而按比例减少。

图 6-23 显示了以菊花链拓扑连接并使用 SPI-00-S 协议的三个器件的典型时序图。

图 6-23 菊花链模式中三个器件的时序图