ZHCSTN5 June   2024 ADS8681W

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟输入结构
      2. 6.3.2 模拟输入阻抗
      3. 6.3.3 输入保护电路
      4. 6.3.4 可编程增益放大器 (PGA)
      5. 6.3.5 二阶低通滤波器 (LPF)
      6. 6.3.6 ADC 驱动器
      7. 6.3.7 基准
        1. 6.3.7.1 内部基准
        2. 6.3.7.2 外部基准
      8. 6.3.8 ADC 传递函数
      9. 6.3.9 警报功能
        1. 6.3.9.1 输入警报
        2. 6.3.9.2 AVDD 警报
    4. 6.4 器件功能模式
      1. 6.4.1 主机到器件连接拓扑
        1. 6.4.1.1 单个器件:所有 multiSPI 选项
        2. 6.4.1.2 单个器件:标准 SPI 接口
        3. 6.4.1.3 多个器件:菊花链拓扑
      2. 6.4.2 器件工作模式
        1. 6.4.2.1 RESET 状态
        2. 6.4.2.2 ACQ 状态
        3. 6.4.2.3 CONV 状态
    5. 6.5 编程
      1. 6.5.1 数据传输帧
      2. 6.5.2 输入命令字和寄存器写入操作
      3. 6.5.3 输出数据字
      4. 6.5.4 数据传输协议
        1. 6.5.4.1 配置器件的协议
        2. 6.5.4.2 从器件读取数据时使用的协议
          1. 6.5.4.2.1 支持单 SDO-x 的传统、SPI 兼容 (SYS-xy-S) 协议
          2. 6.5.4.2.2 支持双 SDO-x 的传统、SPI 兼容 (SYS-xy-S) 协议
          3. 6.5.4.2.3 源同步 (SRC) 协议
            1. 6.5.4.2.3.1 输出时钟源选项
            2. 6.5.4.2.3.2 输出总线宽度选项
  8. 寄存器映射
    1. 7.1 器件配置和寄存器映射
      1. 7.1.1 DEVICE_ID_REG 寄存器(地址 = 00h)
      2. 7.1.2 RST_PWRCTL_REG 寄存器(地址 = 04h)
      3. 7.1.3 SDI_CTL_REG 寄存器(地址 = 08h)
      4. 7.1.4 SDO_CTL_REG 寄存器(地址 = 0Ch)
      5. 7.1.5 DATAOUT_CTL_REG 寄存器(地址 = 10h)
      6. 7.1.6 RANGE_SEL_REG 寄存器(地址 = 14h)
      7. 7.1.7 ALARM_REG 寄存器(地址 = 20h)
      8. 7.1.8 ALARM_H_TH_REG 寄存器(地址 = 24h)
      9. 7.1.9 ALARM_L_TH_REG 寄存器(地址 = 28h)
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 警报功能
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 电源去耦
      2. 8.3.2 节能
        1. 8.3.2.1 NAP 模式
        2. 8.3.2.2 掉电 (PD) 模式
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

输入保护电路

该器件的每个模拟输入都有内部过压保护 (OVP) 电路。在终端应用中使用外部保护器件来防止浪涌、静电放电 (ESD) 和电气快速瞬变 (EFT) 情况。图 6-2 显示了内部 OVP 电路的概念方框图。

ADS8681W ADS8685W ADS8689W 输入过压保护电路原理图图 6-2 输入过压保护电路原理图

图 6-2 所示,输入电阻器和 PGA 增益设置电阻器 RFB 和 RDC 的组合会限制流入输入引脚的电流。使用 1MΩ(或对于相应的输入范围,使用 1.2MΩ)输入电阻器。添加了反并联二极管 D1 和 D2 的组合,用来保护内部电路和设置过压保护限制。

表 6-1 说明了器件上电时的各种工作条件。确保器件已正确上电 (AVDD = 5V) 或提供小于 30kΩ 的低阻抗。正确设置后,内部过压保护电路在模拟输入引脚上可承受高达 ±20V 的电压。

表 6-1 AVDD = 5V 时的输入过压保护限制
输入条件(1)
(VOVP = ±20V)
测试条件 ADC 输出 注释
条件 范围
|VIN| < |VRANGE| 在工作范围内 所有输入范围 有效 该器件按照数据表规格运行。
|VRANGE| < |VIN| < |VOVP| 超出工作范围但处于过压范围内 所有输入范围 饱和 ADC 输出已饱和,但器件在内部受到保护(不建议长时间运行)。
|VIN| > |VOVP| 超出过压范围 所有输入范围 饱和 这种使用状况可能会对器件造成不可逆转的损坏。
GND = 0V,AIN_M = 0V,|VRANGE| 为任何选定输入范围的最大输入电压,|VOVP| 为内部 OVP 电路的击穿电压。假设 RS 接近 0Ω。

表 6-1 中显示的结果假定模拟输入引脚由一个极低阻抗源驱动(RS 大约为 0Ω)。但是,如果驱动输入的源阻抗更高,流经保护二极管的电流会进一步降低,从而增大 OVP 电压范围。较高的源阻抗会导致出现增益误差并影响整体系统噪声性能。

图 6-3 显示了器件上电时内部过压保护电路的电压与电流响应间的关系。根据这个电流至电压 (I-V) 响应,流入器件输入引脚的电流受输入阻抗的限制。输入阻抗为 1MΩ(对于相应的输入范围,阻抗为 1.2MΩ)。但是,当电压超过 ±20V 时,内部节点电压会超过内部晶体管的击穿电压。因此,在输入引脚上设置了过压保护的限值。

ADS8681W ADS8685W ADS8689W 输入 OVP 电路的 I-V 曲线 (AVDD = 5V)
 
图 6-3 输入 OVP 电路的 I-V 曲线 (AVDD = 5V)

当器件未上电且 AVDD 保持悬空时,该过压保护电路还能为器件提供保护。当在 ADC 完全上电之前施加输入信号时,会出现这种情况。表 6-2 显示了这种情况下的过压保护限值。

表 6-2 AVDD 悬空时的输入过压保护限值
输入条件(1)
(VOVP = ±15V)
测试条件 ADC 输出 注释
条件 范围
|VIN| < |VOVP| 在过压范围内 所有输入范围 无效 器件无法正常工作,但在内部受到 OVP 电路的保护。
|VIN| > |VOVP| 超出过压范围 所有输入范围 无效 这种使用状况可能会对器件造成不可逆转的损坏。
AVDD = 悬空,GND = 0V,AIN_M = 0V,|VRANGE| 为任何选定输入范围的最大输入电压,|VOVP| 为内部 OVP 电路的击穿电压。假设 RS 接近 0Ω。

图 6-4 显示了器件未上电时内部过压保护电路的 I-V 响应。根据这个 I-V 响应,流入器件输入引脚的电流受 1MΩ 输入阻抗的限制。但是,当电压超过 ±15V 时,内部节点电压会超过内部晶体管的击穿电压。因此,在输入引脚上设置了过压保护的限值。

ADS8681W ADS8685W ADS8689W 输入 OVP 电路的 I-V 曲线(AVDD = 悬空)
 
图 6-4 输入 OVP 电路的 I-V 曲线(AVDD = 悬空)