该器件在每个单独的模拟输入通道上提供一个可编程增益放大器 (PGA)，将输入单端信号转换为全差分信号以驱动内部 16 位 ADC。PGA 在将输入信号馈送到 ADC 之前，还会调节输入信号的共模电平，以确保更大限度地利用 ADC 输入动态范围。

范围选择引脚 HW_RNGSEL[1:0] 上的逻辑电平确定了所有模拟输入通道的模拟输入范围（请参阅 Topic Link Label7.4.1.4 部分）。如果两个范围选择引脚都连接到逻辑低电平，则在软件模式下通过输入范围寄存器确定模拟输入范围（有关详细信息，请参阅Topic Link Label7.6 部分）。在软件模式下，可以为每个通道配置单独的模拟输入范围。该器件在软件模式下还支持针对所有输入通道启用 20% 超量程功能。对 0x08H 和 0x0AH 寄存器中的 D[7:0] 位进行编程，以单独针对通道 AIN_xA 启用超量程功能。在两个寄存器中编程相同的值。对 0x09H 和 0x0Bh 寄存器中的 D[7:0] 位进行编程，以单独针对通道 AIN_xB 启用超量程功能。在两个寄存器中编程相同的值。有关已编程的寄存器值，请参阅 0x0AH 和 0x0BH 寄存器的详细信息。所选通道的编程范围增加 20%。例如，如果通道 AIN_0A 被编程为 ±10V 范围且启用超量程功能，则所得输入范围为 ±12V。

在硬件模式下，HW_RNGSEL[1:0] 引脚选择的范围适用于所有通道。HW_RNGSEL[1:0] 引脚上的逻辑变化会立即影响模拟输入范围；但是，除了低通滤波器选项 2 的正常采集时间要求外，通常还有大概 120µs 的稳定时间。

表 7-1 列出了 HW_RNGSEL[1:0] 引脚设置可实现的各种增益设置。