ZHCSHA1C November 2019 – July 2020 ADS8686S
PRODUCTION DATA
- 1 特性
- 2 应用
- 3 说明
- 4 修订历史记录
- 5 引脚配置和功能
- 6 规格
-
7 详细说明
- 7.1 概述
- 7.2 功能方框图
- 7.3 特性说明
- 7.4
器件功能模式
- 7.4.1
器件接口：引脚描述
- 7.4.1.1 REFSEL（输入）
- 7.4.1.2 RESET（输入）
- 7.4.1.3 SEQEN（输入）
- 7.4.1.4 HW_RANGESEL[1:0]（输入）
- 7.4.1.5 SER/BYTE/PAR（输入）
- 7.4.1.6 DB[3:0]（输入/输出）
- 7.4.1.7 DB4/SER1W（输入/输出）
- 7.4.1.8 DB5/CRCEN（输入/输出）
- 7.4.1.9 DB[7:6]（输入/输出）
- 7.4.1.10 DB8（输入/输出）
- 7.4.1.11 DB9/BYTESEL（输入/输出）
- 7.4.1.12 DB10/SDI（输入/输出）
- 7.4.1.13 DB11/SDOB（输入/输出）
- 7.4.1.14 DB12/SDOA（输入/输出）
- 7.4.1.15 DB13/OS0（输入/输出）
- 7.4.1.16 DB14/OS1（输入/输出）
- 7.4.1.17 DB15/OS2（输入/输出）
- 7.4.1.18 WR/BURST（输入）
- 7.4.1.19 SCLK/RD（输入）
- 7.4.1.20 CS（输入）
- 7.4.1.21 CHSEL[2:0]（输入）
- 7.4.1.22 BUSY（输出）
- 7.4.1.23 CONVST（输入）
- 7.4.2 器件运行模式
- 7.4.1
器件接口：引脚描述
- 7.5 编程
- 7.6 寄存器映射
- 8 应用和实现
- 9 电源相关建议
- 10布局
- 11器件和文档支持
7.4.2.5.1 硬件模式序列发生器
在硬件模式下，序列发生器的功能受限。序列发生器始终会选择特定通道对（例如 AIN_nA 和 AIN_nB）。
在硬件模式下，序列发生器通过 SEQEN 引脚和 CHSEL[2:0] 引脚控制。在完全复位后，当 RESET 从逻辑低电平转换为高电平时，SEQEN 引脚的逻辑电平被锁存。表 7-8 说明了完全复位后基于 SEQEN 引脚逻辑状态的序列发生器设置。需要完全复位才能退出序列发生器模式并设置替代配置。
表 7-8 硬件模式序列发生器配置
| SEQEN | 接口模式 |
|---|---|
| 0 | 序列发生器禁用 |
| 1 | 序列发生器启用 |
启用序列发生器时，CHSEL[2:0] 引脚的逻辑电平决定序列中选定的要转换的通道对数。RESET 释放时的 CHSEL[2:0] 引脚决定第一序列中要转换的通道的初始设置。要重新配置为此后的转换选择的序列通道，请在序列中最终转换的 BUSY 脉冲持续时间内将 CHSEL[2:0] 引脚设置为所需的设置。表 7-9 解释了 CHSEL[2:0] 引脚与序列中选择的通道对之间的关系。有关时序的更多详细信息，请参阅图 7-16。
表 7-9 CHSELx 引脚解码序列发生器
| 通道选择输入引脚 | 要顺序转换的模拟输入通道 | |||
|---|---|---|---|---|
| CHSEL2 | CHSEL1 | CHSEL0 | ||
| 0 | 0 | 0 | 仅 AIN_0A、AIN_0B | |
| 0 | 0 | 1 | AIN_0A、AIN_0B 至 AIN_1A、AIN_1B | |
| 0 | 1 | 0 | AIN_0A、AIN_0B 至 AIN_2A、AIN_2B | |
| 0 | 1 | 1 | AIN_0A、AIN_0B 至 AIN_3A、AIN_3B | |
| 1 | 0 | 0 | AIN_0A、AIN_0B 至 AIN_4A、AIN_4B | |
| 1 | 0 | 1 | AIN_0A、AIN_0B 至 AIN_5A、AIN_5B | |
| 1 | 1 | 0 | AIN_0A、AIN_0B 至 AIN_6A、AIN_6B | |
| 1 | 1 | 1 | AIN_0A、AIN_0B 至 AIN_7A、AIN_7B | |
图 7-16 硬件模式序列发生器配置