ZHCSS76 October 2024 ADS9212
PRODUCTION DATA
引脚 | 类型(1) | 说明 | |
---|---|---|---|
名称 | 编号 | ||
AINM_A | 4 | AI | ADC A 的模拟输入,负输入。 |
AINP_A | 3 | AI | ADC A 的模拟输入,正输入。 |
AINM_B | 12 | AI | ADC B 的模拟输入,负输入。 |
AINP_B | 11 | AI | ADC B 的模拟输入,正输入。 |
AVDD_5V | 15、56 | P | 5V 模拟电源。将 1µF 和 0.1µF 去耦电容器连接到 AGND。 |
CS | 25 | DI | SPI 接口配置的片选输入;低电平有效。该引脚具有一个连接到数字接口电源的内部 100kΩ 上拉电阻器。 |
D0 | 34 | DO | 串行输出数据通道 0。 |
D1 | 35 | DO | 串行数据输出通道 1。 |
D2 | 36 | DO | 串行数据输出通道 2。 |
D3 | 37 | DO | 串行数据输出通道 3。 |
DCLKOUT | 33 | DO | 数据接口的时钟输出。 |
DVDD_1V8 | 22、47、48 | P | 数字电源引脚。将 1µF 和 0.1µF 去耦电容器连接到 DGND。 |
FCLKOUT | 40 | DO | 数据接口的帧同步输出。 |
GND | 1、2、5、6、7、9、10、13、14、16、17、23、46、54、55 | P | 地。 |
IOGND | 29、42 | P | 数字接口接地。连接至 GND。 |
IOVDD | 30、41 | P | 数据接口的数字 I/O 电源。将 1µF 和 0.1µF 去耦电容器连接到 IOGND。 |
NC | 20、38、39、45、50、51 | — | 未连接。无外部连接。 |
PWDN | 32 | DI | 断电控制;低电平有效。该引脚具有一个连接到数字接口电源的内部 100kΩ 上拉电阻器。 |
REFIO | 52 | AI/AO | 当内部基准启用时,该引脚充当内部基准输出。当内部基准被禁用时,该引脚充当外部基准的输入引脚。将 10µF 去耦电容器连接到 REFM 引脚。 |
REFM | 8、18、53 | AI | 基准接地电势。连接至 GND。 |
REFOUT_2V5 | 19 | AO | 2.5V 基准输出。将去耦 10µF 电容器连接到 REFM 引脚。 |
RESET | 31 | DI | 器件的复位输入;低电平有效。该引脚具有一个连接到数字接口电源的内部 100kΩ 上拉电阻器。 |
SCLK | 26 | DI | 配置接口的串行时钟输入。该引脚具有一个连接到数字接口接地端的内部 100kΩ 下拉电阻器。 |
SDI | 27 | DI | 该引脚是一个多功能逻辑输入;引脚功能由 SPI_EN 引脚决定。该引脚具有一个连接到 IOGND 的内部 100kΩ 下拉电阻器。 SPI_EN = 0b:该引脚是在内部或外部基准之间进行选择的逻辑输入。将该引脚连接到 IOGND 以提供外部基准。将该引脚连接到 IOVDD 以提供内部基准。 SPI_EN = 1b:配置接口的串行数据输入。 |
SDO | 28 | DO | 配置接口的串行数据输出。 |
SMPL_CLKP | 44 | DI | 单端 ADC 采样时钟输入。该引脚是差分 ADC 采样时钟的正输入。 |
SMPL_CLKM | 43 | DI | 将该引脚连接到 GND 以获得单端 ADC 采样时钟输入。该引脚是差分 ADC 采样时钟的负输入。 |
SPI_EN | 24 | DI | 用于启用配置 SPI 接口(CS、SCLK、SDI 和 SDO)的逻辑输入。该引脚具有一个连接到数字接口电源的内部 100kΩ 上拉电阻器。 |
VDD_1V8 | 21、22、47、48、49 | P | 1.8V 电源。将 1µF 和 0.1µF 去耦电容器连接到 GND。 |
散热焊盘 | — | P | 外露散热焊盘;连接到 AGND。 |