4 引脚配置和功能

图 4-1 RSH 封装，56 引脚 VQFN（顶视图）

表 4-1 引脚功能

引脚		类型⁽¹⁾	说明
名称	编号	类型⁽¹⁾	说明
AIN1M	55	AI	模拟输入通道 1，负输入。
AIN1P	54	AI	模拟输入通道 1，正输入。
AIN2M	2	AI	模拟输入通道 2，负输入。
AIN2P	1	AI	模拟输入通道 2，正输入。
AIN3M	4	AI	模拟输入通道 3，负输入。
AIN3P	3	AI	模拟输入通道 3，正输入。
AIN4M	6	AI	模拟输入通道 4，负输入。
AIN4P	5	AI	模拟输入通道 4，正输入。
AIN5M	10	AI	模拟输入通道 5，负输入。
AIN5P	9	AI	模拟输入通道 5，正输入。
AIN6M	12	AI	模拟输入通道 6，负输入。
AIN6P	11	AI	模拟输入通道 6，正输入。
AIN7M	14	AI	模拟输入通道 7，负输入。
AIN7P	13	AI	模拟输入通道 7，正输入。
AIN8M	17	AI	模拟输入通道 8，负输入。
AIN8P	16	AI	模拟输入通道 8，正输入。
AVDD_5V	15、56	P	5V 模拟电源。将 1µF 和 0.1µF 去耦电容器连接到 GND。
CS	25	DI	SPI 接口配置的片选输入；低电平有效。该引脚有一个连接到 IOVDD 的内部 100kΩ 上拉电阻。
D0	34	DO	串行输出数据通道 0。
D1	35	DO	串行数据输出通道 1。
D2	36	DO	串行数据输出通道 2。
D3	37	DO	串行数据输出通道 3。
DCLKOUT	33	DO	数据接口的时钟输出。
FCLKOUT	40	DO	数据接口的帧同步输出。
GND	7、23、29、42、46	P	地。
IOVDD	30、41	P	数据接口的数字 I/O 电源。将 1µF 和 0.1µF 去耦电容器连接到 GND。
NC	20、38、39、50、51	—	未连接。无外部连接。
PWDN	32	DI	断电控制；低电平有效。PWDN 有一个连接到数字接口电源的内部 100kΩ 上拉电阻。
REFIO	52	AI/AO	当内部基准被启用时，REFIO 充当内部基准输出。当内部基准被禁用时，REFIO 用作外部基准的输入引脚。将 10µF 去耦电容器连接到 REFM 引脚。
REFM	8、18、53	AI	基准接地电势。连接至 GND。
REFOUT_2V5	19	AO	2.5V 基准输出。将去耦 10µF 电容器连接到 REFM 引脚。
RESET	31	DI	器件的复位输入；低电平有效。RESET 有一个连接到数字接口电源的内部 100kΩ 上拉电阻。
SCLK	26	DI	配置接口的串行时钟输入。SCLK 具有一个连接到数字接口接地端的内部 100kΩ 下拉电阻器。
SDI	27	DI	SDI 是一个多功能逻辑输入；引脚功能由 SPI_EN 引脚决定。SDI 具有一个连接至 GND 的内部 100kΩ 下拉电阻。 SPI_EN = 0b：SDI 是在内部或外部基准之间进行选择的逻辑输入。将 SDI 连接到 GND 以提供外部基准。将 SDI 连接到 IOVDD 以提供内部基准。 SPI_EN = 1b：配置接口的串行数据输入。
SDO	28	DO	配置接口的串行数据输出。
SMPL_CLKP	44	DI	单端 ADC 采样时钟输入。SMPL_CLKP 是 ADC 的差分采样时钟输入的正输入。
SMPL_CLKM	43	DI	将 SMPL_CLKM 连接到 GND 以获得单端 ADC 采样时钟输入。SMPL_CLKM 是 ADC 的差分采样时钟输入的负输入。
SMPL_SYNC	45	DI	同步输入。有关如何使用 SMPL_SYNC 引脚的信息，请参阅采样同步部分。
SPI_EN	24	DI	用于启用 SPI 接口配置（CS、SCLK、SDI 和 SDO）的逻辑输入。SPI_EN 有一个连接到数字接口电源的内部 100kΩ 上拉电阻。
VDD_1V8	21、22、47、48、49	P	1.8V 电源。将 1µF 和 0.1µF 去耦电容器连接到 GND。
散热焊盘	—	P	外露散热焊盘；连接到 GND。

(1) I = 输入，O = 输出，I/O = 输入或输出，G = 接地，P = 电源。