ZHCSVA8 April 2024 AFE20408
PRODUCTION DATA
外部应用的输出电容器可用于滤除噪声,并实现器件输出通道的快速开关。大电容器可以连接到静态通道的输出端:A 组的 DACA0、DACA1、DACA2、DACA3 以及 B 组的 DACB0、DACB1、DACB2、DACB3。容值较低的电容器可以连接到动态通道 OUTA0、OUTA2、OUTB0 和 OUTB2。这种电容布局意味着较大的电容器可以快速为较小的电容器充电,而不是依赖 DAC 输出缓冲器。
图 8-1 所示为 OUTA0 通道的开关布局的简化模型。RSW1 和 RSW2 表示开关的导通电阻。这些电阻主要用于限制开关事件之后的 VOUTA1 稳定时间,因为该稳定时间本质上是一个 RC 函数。
例如,请考虑 DRVEN0 从低电平状态变为高电平状态的情况。在开关事件之前,VDACA0 的稳态等于 VDACA1。DRVEN 引脚变为高电平后,SW2 闭合,使 COUTA1 和 CDACA0 相互连接。由于这些电容器现在是并联的,因此每个电容器上的电压均衡为新电压。此电压在以下公式中表示为 VCDAC||COUT,可通过找出存储在每个电容器中的电荷来计算得出。两个并联电容器上的总电荷等于每个电容器的电荷之和。
两个输出所需的均衡时间(称为电容稳定周期)由以下公式计算得出。由于 DACA0 的电位低于 DACA1,因此 VOUTA0 可表示为充电函数。
在电容稳定周期内,VDACA1 表示为放电 RC 函数。
将电容器连接在一起可使输出快速变为 VCDAC||COUT,但在这段时间过后,DAC 输出缓冲器会继续将 COUTA1 充电至 VDACA0 值。最终转换的稳定时间取决于由 DAC 输出端串联电阻、开关电阻和 DAC 上的容性负载所构成的 RC 函数。此外,DAC 的输出电流受到限制。
图 8-2 显示了从静态 DAC 通道切换到 VSS 时 OUTA0 引脚的开关响应,而图 8-3 显示了在静态 DAC 输出之间切换时 OUTA0 信号的开关响应。