表 6-13 显示对于单次更新，AFEx32A3W 需要一个启动条件、一个有效的 I²C 地址字节、一个命令字节和两个数据字节。

图 6-22 显示在收到每个字节后，AFEx32A3W 系列通过在单个时钟脉冲的高电平期间拉低 SDA 线来确认该字节。这四个字节和确认周期构成了单次更新所需的 36 个时钟周期。一个有效的 I²C 地址字节选择 AFEx32A3W。

命令字节设置所选 AFEx32A3W 器件的工作模式。如果要在通过该字节选择工作模式时进行数据更新，AFEx32A3W 器件必须接收两个数据字节：最高有效数据字节 (MSDB) 和最低有效数据字节 (LSDB)。AFEx32A3W 器件在 LSDB 之后的确认信号下降沿执行更新。

使用快速模式（时钟 = 400kHz）时，最大 DAC 更新速率限制为 10kSPS。使用快速+ 模式（时钟 = 1MHz）时，最大 DAC 更新速率限制为 25kSPS。收到停止条件后，AFEx32A3W 器件将释放 I²C 总线并等待新的启动条件。