ZHCSTF1 November   2023 AFE432A3W , AFE532A3W

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性:电压输出
    6. 5.6  电气特性:电流输出
    7. 5.7  电气特性:比较器模式
    8. 5.8  电气特性:ADC 输入
    9. 5.9  电气特性:通用
    10. 5.10 时序要求:I2C 标准模式
    11. 5.11 时序要求:I2C 快速模式
    12. 5.12 时序要求:I2C 超快速模式
    13. 5.13 时序要求:SPI 写入操作
    14. 5.14 时序要求:SPI 读取和菊花链操作 (FSDO = 0)
    15. 5.15 时序要求:SPI 读取和菊花链操作 (FSDO = 1)
    16. 5.16 时序要求:GPIO
    17. 5.17 时序图
    18. 5.18 典型特性:电压输出
    19. 5.19 典型特性:电流输出
    20. 5.20 典型特性:比较器
    21. 5.21 典型特性:ADC
    22. 5.22 典型特性:通用
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 智能模拟前端 (AFE) 架构
      2. 6.3.2 数字输入/输出
      3. 6.3.3 非易失性存储器 (NVM)
    4. 6.4 器件功能模式
      1. 6.4.1 电压输出模式
        1. 6.4.1.1 电压基准和 DAC 传递函数
          1. 6.4.1.1.1 内部基准
          2. 6.4.1.1.2 电源作为基准
      2. 6.4.2 电流输出模式
      3. 6.4.3 比较器模式
        1. 6.4.3.1 可编程迟滞比较器
        2. 6.4.3.2 可编程窗口比较器
      4. 6.4.4 模数转换器 (ADC) 模式
      5. 6.4.5 故障转储模式
      6. 6.4.6 应用特定模式
        1. 6.4.6.1 电压裕量和调节
          1. 6.4.6.1.1 高阻抗输出和 PROTECT 输入
          2. 6.4.6.1.2 可编程压摆率控制
        2. 6.4.6.2 函数生成
          1. 6.4.6.2.1 三角波形生成
          2. 6.4.6.2.2 锯齿波形生成
          3. 6.4.6.2.3 正弦波形生成
      7. 6.4.7 器件复位和故障管理
        1. 6.4.7.1 上电复位 (POR)
        2. 6.4.7.2 外部复位
        3. 6.4.7.3 寄存器映射锁定
        4. 6.4.7.4 NVM 循环冗余校验 (CRC)
          1. 6.4.7.4.1 NVM-CRC-FAIL-USER 位
          2. 6.4.7.4.2 NVM-CRC-FAIL-INT 位
      8. 6.4.8 通用输入/输出 (GPIO) 模式
    5. 6.5 编程
      1. 6.5.1 SPI 编程模式
      2. 6.5.2 I2C 编程模式
        1. 6.5.2.1 F/S 模式协议
        2. 6.5.2.2 I2C 更新序列
          1. 6.5.2.2.1 地址字节
          2. 6.5.2.2.2 命令字节
        3. 6.5.2.3 I2C 读取序列
  8. 寄存器映射
    1. 7.1  NOP 寄存器(地址 = 00h)[复位 = 0000h]
    2. 7.2  DAC-0-MARGIN-HIGH 寄存器(地址 = 0Dh)[复位 = 0000h]
    3. 7.3  DAC-1-MARGIN-HIGH 寄存器(地址 = 13h)[复位 = 0000h]
    4. 7.4  DAC-2-MARGIN-HIGH 寄存器(地址 = 01h)[复位 = 0000h]
    5. 7.5  DAC-0-MARGIN-LOW 寄存器(地址 = 0Eh)[复位 = 0000h]
    6. 7.6  DAC-1-MARGIN-LOW 寄存器(地址 = 14h)[复位 = 0000h]
    7. 7.7  DAC-2-MARGIN-LOW 寄存器(地址 = 02h)[复位 = 0000h]
    8. 7.8  DAC-0-GAIN-CONFIG 寄存器(地址 = 0Fh)[复位 = 0000h]
    9. 7.9  DAC-1-GAIN-CMP-CONFIG 寄存器(地址 = 15h)[复位 = 0000h]
    10. 7.10 DAC-2-GAIN-CONFIG 寄存器(地址 = 03h)[复位 = 0000h]
    11. 7.11 DAC-1-CMP-MODE-CONFIG 寄存器(地址 = 17h)[复位 = 0000h]
    12. 7.12 DAC-0-FUNC-CONFIG 寄存器(地址 = 12h)[复位 = 0000h]
    13. 7.13 DAC-1-FUNC-CONFIG 寄存器(地址 = 18h)[复位 = 0000h]
    14. 7.14 DAC-2-FUNC-CONFIG 寄存器(地址 = 06h)[复位 = 0000h]
    15. 7.15 DAC-0-DATA 寄存器(地址 = 1Bh)[复位 = 0000h]
    16. 7.16 DAC-1-DATA 寄存器(地址 = 1Ch)[复位 = 0000h]
    17. 7.17 DAC-2-DATA 寄存器(地址 = 19h)[复位 = 0000h]
    18. 7.18 ADC-CONFIG-TRIG 寄存器(地址 = 1Dh)[复位 = 0000h]
    19. 7.19 ADC-DATA 寄存器(地址 = 1Eh)[复位 = 0001h]
    20. 7.20 COMMON-CONFIG 寄存器(地址 = 1Fh)[复位 = 0FFFh]
    21. 7.21 COMMON-TRIGGER 寄存器(地址 = 20h)[复位 = 0000h]
    22. 7.22 COMMON-DAC-TRIG 寄存器(地址 = 21h)[复位 = 0000h]
    23. 7.23 GENERAL-STATUS 寄存器(地址 = 22h)[复位 = 20h、DEVICE-ID、VERSION-ID]
    24. 7.24 CMP-STATUS 寄存器(地址 = 23h)[复位 = 000Ch]
    25. 7.25 GPIO-CONFIG 寄存器(地址 = 24h)[复位 = 0000h]
    26. 7.26 DEVICE-MODE-CONFIG 寄存器(地址 = 25h)[复位 = 0000h]
    27. 7.27 INTERFACE-CONFIG 寄存器(地址 = 26h)[复位 = 0000h]
    28. 7.28 SRAM-CONFIG 寄存器(地址 = 2Bh)[复位 = 0000h]
    29. 7.29 SRAM-DATA 寄存器(地址 = 2Ch)[复位 = 0000h]
    30. 7.30 BRDCAST-DATA 寄存器(地址 = 50h)[复位 = 0000h]
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

智能模拟前端 (AFE) 架构

AFEx32A3W 器件的电压输出 DAC 通道采用通道 1 上具有一个电压输出放大器和一个外部反馈引脚的串式架构。节 6.2 展示了方框图中的 DAC 架构,该架构采用 3V 至 5.5V 电源供电。DAC 的内部电压基准为 1.21V。或者,使用电源作为基准。电压输出模式支持多个可编程输出范围。

AFEx32A3W 器件在 VDD 关闭时支持高阻态输出,能够在强制电压高达 1.25V 的条件下在输出引脚上保持极低的泄漏电流。默认情况下,DAC 输出引脚也以高阻抗模式启动,这使得这些器件非常适合电压裕量和调节应用。要将加电模式更改为 10kΩ GND 或 100kΩ GND,需对 COMMON-CONFIG 寄存器中相应的 DAC-PDN-x 字段进行编程,并将这些位加载到器件 NVM 中。

AFEx32A3W 器件支持通道 1 上的比较器模式。FB1 引脚用作比较器的输入。DAC 架构支持使用寄存器设置反转比较器输出。比较器输出可以是推挽式或开漏式。比较器模式支持使用裕度高裕度低 寄存器字段的可编程迟滞、锁存比较器和窗口比较器。比较器输出可由器件在内部访问。

AFEx32A3W 支持通道 1 上的 ADC 输入。在此模式下将 FB1 拉至 VDD,并使用 VOUT1/AIN1 引脚作为模拟输入。要启用 ADC 模式,必须将该通道配置为比较器。通道 0 充当闭环缓冲电压输出 DAC。

通道 2 用作电流源,在 300mA 输出时具有最小 770mV 余量。在使用电流输出时,请确保器件的结温保持在建议的限值范围内。

AFEx32A3W 器件包括一个智能 功能集,可实现无处理器 运行和高度集成。NVM 支持可预测的启动。当没有处理器或处理器或软件出现故障时,GPIO 会在没有 SPI 或 I2C 接口的情况下触发 DAC 输出。集成功能和 FB1 引脚可为控制应用启用 PWM 输出。