ZHCSSD2 july   2023 AFE539F1-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性:ADC 输入
    6. 6.6  电气特性:通用
    7. 6.7  时序要求:I2C 标准模式
    8. 6.8  时序要求:I2C 快速模式
    9. 6.9  时序要求:I2C 超快速模式
    10. 6.10 时序要求:SPI 写入操作
    11. 6.11 时序要求:SPI 读取和菊花链操作 (FSDO = 0)
    12. 6.12 时序要求:SPI 读取和菊花链操作 (FSDO = 1)
    13. 6.13 时序要求:PWM 输出
    14. 6.14 时序图
    15. 6.15 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能模拟前端 (AFE) 架构
      2. 7.3.2 编程接口
      3. 7.3.3 非易失性存储器 (NVM)
        1. 7.3.3.1 NVM 循环冗余校验 (CRC)
          1. 7.3.3.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.3.1.2 NVM-CRC-FAIL-INT 位
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 外部复位
      6. 7.3.6 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 模数转换器 (ADC) 模式
        1. 7.4.1.1 电压基准选择
          1. 7.4.1.1.1 电源作为基准
          2. 7.4.1.1.2 内部基准
          3. 7.4.1.1.3 外部基准
      2. 7.4.2 脉宽调制 (PWM) 模式
      3. 7.4.3 恒定功率耗散控制
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器(地址 = 00h)[复位 = 0000h]
      2. 7.6.2  REF-GAIN-CONFIG 寄存器(地址 = 15h)[复位 = 0401h]
      3. 7.6.3  COMMON-CONFIG 寄存器(地址 = 1Fh)[复位 = 13FFh]
      4. 7.6.4  COMMON-TRIGGER 寄存器(地址 = 20h)[复位 = 0000h]
      5. 7.6.5  COMMON-PWM-TRIG 寄存器(地址 = 21h)[复位 = 0001h]
      6. 7.6.6  GENERAL-STATUS 寄存器(地址 = 22h)[复位 = 00h、DEVICE-ID、VERSION-ID]
      7. 7.6.7  INTERFACE-CONFIG 寄存器(地址 = 26h)[复位 = 0000h]
      8. 7.6.8  STATE-MACHINE-CONFIG0 寄存器(地址 = 27h)[复位 = 0003h]
      9. 7.6.9  SRAM-CONFIG 寄存器(地址 = 2Bh)[复位 = 0000h]
      10. 7.6.10 SRAM-DATA 寄存器(地址 = 2Ch)[复位 = 0000h]
      11. 7.6.11 MAX-OUTPUT 寄存器(SRAM 地址 = 20h)[RESET = 007Fh]
      12. 7.6.12 MIN-OUTPUT 寄存器(SRAM 地址 = 21h)[复位 = 0000h]
      13. 7.6.13 FUNCTION-COEFFICIENT 寄存器(SRAM 地址 = 22h)[复位 = 01F4h]
      14. 7.6.14 PWM-FREQUENCY 寄存器(SRAM 地址 = 23h)[复位 = 000Bh]
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

智能模拟前端 (AFE) 架构

AFE539F1-Q1 智能模拟前端 (AFE) 包含一个 10 位模数转换器 (ADC) 输入和一个 7 位占空比脉宽调制 (PWM) 输出。ADC 使用逐次逼近寄存器 (SAR) 架构。ADC 内部的 DAC 使用串式架构。PWM 输出与数字接口引脚之一进行多路复用。节 7.2 显示了方框图中的智能 AFE 架构,该架构采用 1.8V 至 5.5V 电源供电。该器件的内部电压基准为 1.21V。可以选择 VREF/MODE 引脚上的外部基准或以电源作为基准。ADC 使用这三个基准选项之一。

AFE539F1-Q1 具有支持恒定功率耗散控制操作的预编程状态机。图 7-1 显示了智能 AFE 的数字架构,以及不同功能块之间的互连。利用该状态机,用户可以对系数和输入/输出参数进行编程。可以通过向 STATE-MACHINE-CONFIG0 寄存器写入值来禁用状态机。用户配置存储在 NVM 中,状态机可以在独立模式下运行,无需连接到处理器(无处理器 运行)

GUID-20230207-SS0I-Z3TC-JSVT-LTNMMRR1GWL3-low.svg图 7-1 智能 AFE 架构