根据时序要求中列出的时序要求，紧随 CS 下降沿之后的第一个 SCLK 下降沿会捕获第一个帧位。根据同样的要求，CS 上升沿之前的最后一个 SCLK 下降沿会捕获最后一个帧位。图 6-19 显示了 SPI 移位寄存器帧为 32 位宽，并包含一个 R/W 位，后跟一个 7 位地址和一个 16 位数据字。8 位 CRC 是可选的（默认启用），并通过设置 CONFIG.CRC_EN = 0 来禁用（另请参阅节 6.5.3.3）。图 6-20 显示，当 CRC 禁用时，帧为 24 位宽。

图 6-19 SPI 帧详细信息（默认，启用 CRC）

图 6-20 SPI 帧详细信息（禁用 CRC）

对于有效帧，必须在 CS 变为高电平之前发送完整帧长度的数据（禁用 CRC 时为 24 位，启用 CRC 时为 32 位）。如果 CS 在整个帧的最后一个 SCLK 下降沿之前变为高电平，则数据字不会传输到内部寄存器中。如果在 CS 变为高电平之前施加超过整个帧长度的 SCLK 下降沿，则会使用最后一个完整帧长度的位数。换句话说，如果在 CS = 0 时，SCLK 下降沿的数量为 34，则会将最后 32 个 SCLK 周期（如果禁用 CRC，则为 24 个周期）视为有效帧。器件内部寄存器在 CS 上升沿通过 SPI 移位寄存器进行更新。要启动另一次串行传输，请再次将 CS 拉至低电平。当 CS 为高电平时，SCLK 和 SDI 信号会被阻断，且 SDO 引脚为高阻抗。