ZHCSPS0A May   2023  – June 2024 AFE78201 , AFE88201

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求
    7. 5.7  时序图
    8. 5.8  典型特性:VOUT DAC
    9. 5.9  典型特性:ADC
    10. 5.10 典型特性:参考文献
    11. 5.11 典型特性:电源
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  数模转换器 (DAC) 概述
        1. 6.3.1.1 DAC 电阻串
        2. 6.3.1.2 DAC 缓冲器放大器
        3. 6.3.1.3 DAC 传递函数
        4. 6.3.1.4 DAC 增益和偏移校准
        5. 6.3.1.5 可编程压摆率
        6. 6.3.1.6 DAC 寄存器结构和清除状态
      2. 6.3.2  模数转换器 (ADC) 概述
        1. 6.3.2.1 ADC 操作
        2. 6.3.2.2 ADC 自定义通道序列发生器
        3. 6.3.2.3 ADC 同步
        4. 6.3.2.4 ADC 偏移校准
        5. 6.3.2.5 外部监控输入
        6. 6.3.2.6 温度传感器
        7. 6.3.2.7 自诊断多路复用器
        8. 6.3.2.8 ADC 旁路
      3. 6.3.3  可编程超限警报
        1. 6.3.3.1 基于警报的中断
        2. 6.3.3.2 警报操作配置寄存器
        3. 6.3.3.3 警报电压发生器
        4. 6.3.3.4 温度传感器警报功能
        5. 6.3.3.5 内部基准警报功能
        6. 6.3.3.6 ADC 警报功能
        7. 6.3.3.7 故障检测
      4. 6.3.4  IRQ
      5. 6.3.5  内部基准
      6. 6.3.6  集成精密振荡器
      7. 6.3.7  精密振荡器诊断
      8. 6.3.8  一次性可编程 (OTP) 存储器
      9. 6.3.9  GPIO
      10. 6.3.10 计时器
      11. 6.3.11 唯一芯片标识符 (ID)
      12. 6.3.12 暂存区寄存器
    4. 6.4 器件功能模式
      1. 6.4.1 寄存器内置自检 (RBIST)
      2. 6.4.2 DAC 断电模式
      3. 6.4.3 复位
    5. 6.5 编程
      1. 6.5.1 通信设置
        1. 6.5.1.1 SPI 模式
        2. 6.5.1.2 UART 模式
      2. 6.5.2 GPIO 编程
      3. 6.5.3 串行外设接口 (SPI)
        1. 6.5.3.1 SPI 帧定义
        2. 6.5.3.2 SPI 读取和写入
        3. 6.5.3.3 帧错误校验
        4. 6.5.3.4 同步
      4. 6.5.4 UART 接口
        1. 6.5.4.1 UART 中断模式 (UBM)
      5. 6.5.5 状态位
      6. 6.5.6 看门狗计时器
  8. 寄存器映射
    1. 7.1 AFEx8201 寄存器
  9. 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 多通道配置
    2. 8.2 典型应用
      1. 8.2.1 模拟输出模块
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 XTR305
            1. 8.2.1.2.1.1 电流输出模式
            2. 8.2.1.2.1.2 电压输出模式
            3. 8.2.1.2.1.3 诊断功能
        3. 8.2.1.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RRU|24
散热焊盘机械数据 (封装 | 引脚)
订购信息

看门狗计时器

AFEx8201 有一个看门狗计时器 (WDT) 可确保系统控制器与该器件之间的通信不会丢失。WDT 会检查该器件是否在可编程的时间段内接收到来自系统控制器的通信。要启用该功能,请将 WDT.WDT_EN 设置为 1。WDT 会监控 SPI 通信和 UBM 通信。

WDT 有两个限制字段:WDT.WDT_UP 和 WDT.WDT_LO。WDT_UP 字段用于设置 WDT 的时间上限。WDT_LO 字段用于设置时间下限。如果 WDT_LO 设置为 2’b00 以外的值,则 WDT 将用作窗口比较器。如果写入发生得太快(小于 WDT_LO 时间)或太慢(大于 WDT_UP 时间),则会将一个 WDT 错误置为有效。当用作窗口比较器时,如果发生 WDT 错误,则仅当发生对 WDT 寄存器的写入时,WDT 才会复位。如果 WDT_LO 设置为 2'b00,则对任何寄存器进行写入都会将 WDT 时间计数器复位。在该模式下,当计时器到期时,便会将 WDT 错误置为有效。

如果启用,芯片必须在编程的超时窗口内对器件进行任何 SPI 或 UBM 写入。否则,ALARM 引脚置为低电平有效,且 ALARM_STATUS.WD_FLT 位设置为 1。WD_FLT 位是粘滞位。在 WD_FLT 置为有效后,必须将 WDT.WDT_EN 设置为 0 以清除 WDT 条件。然后,可以重新启用 WDT。也可以通过发出软件或硬件复位来清除 WDT 条件。清除 WDT 条件后,需通过读取 ALARM_STATUS 寄存器来清除 WD_FLT。

在菊花链配置中使用多个 AFEx8201 器件时,应将所有器件的开漏 ALARM 引脚连接在一起来形成有线“或”网络。虽然可以在菊花链上任意数量的器件中启用看门狗计时器;不过,通常只需在菊花链上的一个器件中启用看门狗计时器即可。为了响应菊花链上的器件中同时存在的不同触发条件,可以将有线“或”ALARM 引脚拉至低电平。主机处理器必须读取每个器件的 ALARM_STATUS 寄存器,以了解菊花链中存在的所有故障条件。

看门狗超时周期基于 1200Hz 时钟 (1.2288MHz / 1024)。