ZHCSPR9 December   2023 AFE782H1 , AFE882H1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求
    7. 5.7  时序图
    8. 5.8  典型特性:VOUT DAC
    9. 5.9  典型特性:ADC
    10. 5.10 典型特性:参考文献
    11. 5.11 典型特性:HART 调制解调器
    12. 5.12 典型特性:电源
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  数模转换器 (DAC) 概述
        1. 6.3.1.1 DAC 电阻串
        2. 6.3.1.2 DAC 缓冲器放大器
        3. 6.3.1.3 DAC 传递函数
        4. 6.3.1.4 DAC 增益和偏移校准
        5. 6.3.1.5 可编程压摆率
        6. 6.3.1.6 DAC 寄存器结构和清除状态
      2. 6.3.2  模数转换器 (ADC) 概述
        1. 6.3.2.1 ADC 操作
        2. 6.3.2.2 ADC 自定义通道序列发生器
        3. 6.3.2.3 ADC 同步
        4. 6.3.2.4 ADC 偏移校准
        5. 6.3.2.5 外部监控输入
        6. 6.3.2.6 温度传感器
        7. 6.3.2.7 自诊断多路复用器
        8. 6.3.2.8 ADC 旁路
      3. 6.3.3  可编程超限警报
        1. 6.3.3.1 基于警报的中断
        2. 6.3.3.2 警报操作配置寄存器
        3. 6.3.3.3 警报电压发生器
        4. 6.3.3.4 温度传感器警报功能
        5. 6.3.3.5 内部基准警报功能
        6. 6.3.3.6 ADC 警报功能
        7. 6.3.3.7 故障检测
      4. 6.3.4  IRQ
      5. 6.3.5  HART 接口
        1. 6.3.5.1  FIFO 缓冲器
          1. 6.3.5.1.1 FIFO 缓冲器访问
          2. 6.3.5.1.2 FIFO 缓冲器标志
        2. 6.3.5.2  HART 调制器
        3. 6.3.5.3  HART 解调器
        4. 6.3.5.4  HART 调制解调器模式
          1. 6.3.5.4.1 半双工模式
          2. 6.3.5.4.2 全双工模式
        5. 6.3.5.5  HART 调制和解调仲裁
          1. 6.3.5.5.1 HART 接收模式
          2. 6.3.5.5.2 HART 发送模式
        6. 6.3.5.6  HART 调制器时序和前导码要求
        7. 6.3.5.7  HART 解调器时序和前导码要求
        8. 6.3.5.8  HART 通信的 IRQ 配置
        9. 6.3.5.9  使用 SPI 进行 HART 通信
        10. 6.3.5.10 使用 UART 进行 HART 通信
        11. 6.3.5.11 存储器内置自检 (MBIST)
      6. 6.3.6  内部基准
      7. 6.3.7  集成精密振荡器
      8. 6.3.8  精密振荡器诊断
      9. 6.3.9  一次性可编程 (OTP) 存储器
      10. 6.3.10 GPIO
      11. 6.3.11 计时器
      12. 6.3.12 唯一芯片标识符 (ID)
      13. 6.3.13 暂存区寄存器
    4. 6.4 器件功能模式
      1. 6.4.1 DAC 断电模式
      2. 6.4.2 寄存器内置自检 (RBIST)
      3. 6.4.3 复位
    5. 6.5 编程
      1. 6.5.1 通信设置
        1. 6.5.1.1 SPI 模式
        2. 6.5.1.2 UART 模式
        3. 6.5.1.3 SPI + UART 模式
        4. 6.5.1.4 HART 功能设置选项
      2. 6.5.2 GPIO 编程
      3. 6.5.3 串行外设接口 (SPI)
        1. 6.5.3.1 SPI 帧定义
        2. 6.5.3.2 SPI 读取和写入
        3. 6.5.3.3 帧错误校验
        4. 6.5.3.4 同步
      4. 6.5.4 UART 接口
        1. 6.5.4.1 UART 中断模式 (UBM)
          1. 6.5.4.1.1 连接 FIFO 缓冲器和寄存器映射
      5. 6.5.5 状态位
      6. 6.5.6 看门狗计时器
  8. 寄存器映射
    1. 7.1 AFEx82H1 寄存器
  9. 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 多通道配置
    2. 8.2 典型应用
      1. 8.2.1 4mA 至 20mA 电流变送器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 电流环路控制
          2. 8.2.1.2.2 HART 连接
          3. 8.2.1.2.3 输入保护和整流
          4. 8.2.1.2.4 系统电流预算
        3. 8.2.1.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

寄存器内置自检 (RBIST)

AFEx82H1 具有寄存器内置自检 (RBIST) 功能。该功能按照表 7-14 列出的寄存器顺序通过计算 CRC 在表 7-14 列出的所有寄存器上运行。如果某个寄存器是保留寄存器,则在计算 RBIST 时会使用复位值。如果最终的 CRC 值为零,则表示寄存器的配置中不存在错误。如果计算结束时出现非零值,则表示存在配置错误。对于高达 2048 位的数据包,使用的多项式的汉明距离 (HD) 为 4。当 HD = 4 时,CRC 会在所存储的数据中检测 4 位错误的任意组合。应单独计算预期的 CRC 多项式,并将输出存储在地址 3Fh 的 RBIST_CRC 寄存器中。

CRC 的最终值在地址 3Eh 的 CRC_RD 寄存器中读取。在 RBIST 或影子加载运行时,会更新该值。RBIST 和 OTP 存储器两者使用相同的 CRC 计算引擎和多项式。CRC_RD 寄存器中的值保持不变,直到触发 TRIGGER 寄存器 (0Ah) 中的另一个 RBIST 或 SHADOWLOAD。

将 TRIGGER.RBIST 设置为 1 可以启动 RBIST。只要 RBIST 正在运行,TRIGGER.RBIST 位就会保持高电平,并在自检完成后清除。在 RBIST 运行时,无法对寄存器进行写入或读取。应发送 NOP 命令并监控 RBIST SDO 状态位来确定 RBIST 是否已完成。

在 UBM 下,RBIST 不会干扰寄存器通信。UBM 通信非常慢,让 RBIST 在任何后续读取或写入命令之前完成即可。

对于 MBIST 和 RBIST,GEN_STATUS.BIST_DONE 和 GEN_STATUS.BIST_FAIL 位具有相同的功能。GEN_STATUS.BIST_MODE 用于在两个测试(1 = RBIST 和 0 = MBIST)之间进行选择。该位在读取 GEN_STATUS 寄存器之前一直保持不变。

FIFO_CFG.FIFO_H2U_FLUSH 和 FIFO_CFG.FIFO_U2H_FLUSH 位为写自清零 (WSC) 位,被 CRC 模块视为 0。

用于生成 RBIST 的 16 位 CRC 符合 openSAFETY (0x755B) 标准,采用以下多项式:

x16 + x14 + x13 + x12 + x10 + x8 + x6 + x4 + x3 + x1 + 1

表 7-14 中列出了 RBIST 所涵盖的寄存器列表。并非所有寄存器都具有 RBIST。

表 6-9 RBIST 所涵盖的寄存器列表
ADDR(十六进制) 寄存器 复位(十六进制)
01h DAC_DATA 0000h
02h CONFIG 0036h
03h DAC_CFG 0B00h
04h DAC_GAIN 8000h
05h DAC_OFFSET 0000h
06h DAC_CLR_CODE 0000h
08h ADC_CFG 8810h
09h ADC_INDEX_CFG 0080h
0Bh SPECIAL_CFG 0000h
0Dh RESERVED 0100h
0Eh MODEM_CFG 0040h
0Fh FIFO_CFG 00F0h
10h ALARM_ACT 8020h
11h WDT 0018h
12h AIN0_THRESHOLD FF00h
13h AIN1_THRESHOLD FF00h
14h TEMP_THRESHOLD FF00h
1Bh GPIO_CFG 00FFh
1Dh ALARM_STATUS_MASK EFDFh
1Eh GEN_STATUS_MASK FFFFh
1Fh MODEM_STATUS_MASK FFFFh
3Fh RBIST_CRC 0000h