AFE882H1 DAC 具有 16 位电压输出，而 AFE782H1 DAC 具有 14 位电压输出。输出范围为 0V 至 2.5V。

AFEx82H1 允许将 DAC 输出快速设置为 DAC_CLR_CODE 寄存器中设置的值，而无需写入 DAC_DATA 寄存器，这称为清除状态。如需了解寄存器详细信息，请参阅表 7-6。

从 DAC_DATA 到 DAC_CLR_CODE 的转换与时钟同步。如果启用了转换模式，则在转换期间输出将会转换。图 6-37 显示了完整的 AFEx82H1 DAC_DATA 信号路径。这些器件将 DAC_DATA 代码与内部时钟同步，从而引起相对于 CS 上升沿或 UBM 命令结束最多 2.5 个内部时钟周期的延时 (2μs)。应在 DAC_CFG.SR_EN = 0 时更新 DAC_GAIN 和 DAC_OFFSET 值，以避免 SR_BUSY 生成 IRQ 脉冲。

通过以下任一方式将 DAC 设置为清除状态：

1. 设置 DAC_CFG.CLR。
2. 配置 DAC 转换到清除状态来响应警报条件。
3. 使用 UBM 中的 SDI 引脚作为清除状态输入引脚。

方法 1 是对 AFEx82H1 直接发出将 DAC 设置为清除状态的命令。将 DAC_CFG.CLR 位设置为 1h 即可将 DAC 设置为清除状态。

方法 2 由 ALARM_ACT 寄存器的设置进行控制。如需详细了解使用此方法所需的条件和其他屏蔽，请参阅表 7-17 和节 6.3.3.2。

方法 3 支持在不写入 AFEx82H1 的情况下将 DAC 设置为清除状态。这种基于引脚的 DAC 清除状态功能仅在 UBM 中的 SDI 引脚上可用。如需详细了解基于通信模式的连接选项以及每种模式下使用的引脚，请参阅节 6.5.1。需将相应引脚设置为高电平才能驱动 DAC 进入清除状态。

图 6-7 DAC 数据路径