ZHCSS05A april 2023 – june 2023 AFE7901
PRODUCTION DATA
- 1
- 1特性
- 2应用
- 3说明
- 4说明（续）
- 5修订历史记录
- 6引脚配置和功能
-
7规格
- 7.1 绝对最大额定值
- 7.2 ESD 等级
- 7.3 建议运行条件
- 7.4 AFE79xx 热性能信息
- 7.5 发送器电气特性
- 7.6 射频 ADC 电气特性
- 7.7 PLL/VCO/时钟电气特性
- 7.8 数字电气特性
- 7.9 电源电气特性
- 7.10 时序要求
- 7.11 开关特性
- 7.12
典型特性
- 7.12.1 30 MHz 和 400 MHz 下的 RX 典型特性
- 7.12.2 800 MHz 下的 RX 典型特性
- 7.12.3 1.75 GHz 至 1.9 GHz 下的 RX 典型特性
- 7.12.4 2.6 GHz 下的 RX 典型特性
- 7.12.5 3.5 GHz 下的 RX 典型特性
- 7.12.6 4.9 GHz 下的 RX 典型特性
- 7.12.7 6.8 GHz 下的 RX 典型特性
- 7.12.8 30 MHz 和 400 MHz 下的 TX 典型特性
- 7.12.9 800 MHz 下的 TX 典型特性
- 7.12.10 1.8 GHz 下的 TX 典型特性
- 7.12.11 2.6 GHz 下的 TX 典型特性
- 7.12.12 3.5 GHz 下的 TX 典型特性
- 7.12.13 4.9 GHz 下的 TX 典型特性
- 7.12.14 7.1 GHz 下的 TX 典型特性
- 7.12.15 PLL 和时钟典型特性
- 8器件和文档支持
- 9机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息
7.12.12 3.5 GHz 下的 TX 典型特性
TA = +25°C 时的典型值，使用标称电源。除非另有说明，否则 TX 输入数据速率 = 491.52MSPS，fDAC = 11796.48MSPS，交错模式，AOUT = –1dBFS，第一奈奎斯特区域输出，内部 PLL，fREF = 491.52MSPS，24 倍插值，DSA = 0dB，Sin(x)/x 启用，DSA 校准。
| Aout = -0.5dBFS，3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 差分增益误差 = POUT（DSA 设置 – 1）– POUT（DSA 设置）+ 1 |
| 3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 积分增益误差 = POUT（DSA 设置）- POUT（DSA 设置 = 0）+（DSA 设置） |
| 3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置） |
| 3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
| 3.5GHz 匹配，1TX | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置） |
| 3.5GHz 匹配，1TX | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
| 3.5GHz 匹配，1TX | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置） |
| 3.5GHz 匹配，1TX | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
A.
图 7-471 3.5GHz 条件下 TX NSD 与 DSA 设置间的关系| fDAC = 11796.48MSPS，交错模式，在 3.5GHz 条件下匹配，AOUT = –13dBFS。 | ||
A.
图 7-473 3.75GHz 条件下 TX NSD 与数字振幅和通道间的关系| fDAC = 12MSPS，外部时钟模式，非交错模式 | ||
| 20MHz 频率间隔，3.5GHz 匹配 | ||
| 外部时钟模式，非交错模式 | ||
| 带内 = 3.75GHz ± 600MHz，fDAC = 9GSPS，外部时钟模式，非交错模式。 | ||
| 3.5GHz 匹配，单载波 100MHz BW NR TM1.1 |
| 3.5GHz 匹配，单载波 20MHz BW NR TM1.1 LTE |
| 3.5GHz 匹配，单载波 100MHz BW NR TM1.1 |
| 3.5GHz 匹配，单载波 20MHz BW TM1.1 LTE | ||
| 3.5GHz 匹配，单载波 100MHz BW NR TM1.1 |
| 在 3.5GHz 条件下匹配，fDAC = 11.79648GSPS，交错模式，标准化为谐波频率下的输出功率 |
| 在 3.5GHz 下匹配，fDAC = 11.79648GSPS，交错模式。 | ||
| 在 3.5GHz 下匹配，fDAC = 11.79648GSPS，交错模式。 |
| 在 3.5GHz 下匹配，fDAC = 11.79648GSPS，交错模式。 |
| 在 3.5GHz 条件下匹配，50MHz 频率间隔，fDAC = 12GSPS，非交错模式。 | ||
| 在 3.5GHz 条件下匹配，50MHz 频率间隔，fDAC = 12GSPS，非交错模式。 | ||
| 在 3.5GHz 条件下匹配，50MHz 频率间隔，fDAC = 12GSPS，非交错模式。 | ||
| fDAC = fCLK = 12GSPS，非交错模式。 | ||
| Aout = -0.5dBFS，3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 差分增益误差 = POUT（DSA 设置 – 1）– POUT（DSA 设置）+ 1 |
| 3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 积分增益误差 = POUT（DSA 设置）- POUT（DSA 设置 = 0）+（DSA 设置） |
| 3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置）。任何 DSA 设置下都可能出现相位 DNL 峰值。 |
| 3.5GHz 匹配，包括 PCB 和电缆损耗 | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
| 3.5GHz 匹配，1TX，在 25°C 下校准 | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置） |
| 3.5GHz 匹配，1TX，在 25°C 下校准 | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
| 3.5GHz 匹配，1TX，在 25°C 下校准 | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置） |
| 3.5GHz 匹配，1TX，在 25°C 下校准 | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
A.
图 7-472 3.75GHz 条件下 TX NSD 与数字振幅和温度间的关系| fDAC = 12MSPS，外部时钟模式，非交错模式 | ||
| 20MHz 频率间隔，3.5GHz 匹配，单音幅度为 -13dBFS，包括 PCB 和电缆损耗 | ||
| 50MHz 频率间隔，外部时钟模式，非交错模式 | ||
| 50MHz 频率间隔，外部时钟模式，非交错模式 | ||
| 3.5GHz 匹配，单载波 20MHz BW TM1.1 LTE |
| 3.5GHz 匹配，单载波 100MHz BW NR TM1.1 |
| 3.5GHz 匹配，单载波 20MHz BW TM1.1 LTE |
| 3.5GHz 匹配，单载波 100MHz BW NR TM1.1 |
| 3.5GHz 匹配，单载波 20MHz BW TM1.1 LTE |
| 3.5GHz 匹配，单载波 100MHz BW NR TM1.1 | ||
| 在 3.5GHz 条件下匹配，fDAC = 11.79648GSPS，交错模式，标准化为谐波频率下的输出功率。低谷是由于 HD3 下降至接近直流。 |
| 在 3.5GHz 下匹配，fDAC = 11.79648GSPS，交错模式。 |
| 在 3.5GHz 下匹配，fDAC = 11.79648GSPS，交错模式。 |
| 在 3.5GHz 下匹配，fDAC = 11.79648GSPS，交错模式。 | ||
| 在 3.5GHz 条件下匹配，50MHz 频率间隔，fDAC = 12GSPS，非交错模式。 | ||
| 在 3.5GHz 条件下匹配，50MHz 频率间隔，fDAC = 12GSPS，非交错模式。 | ||
| 在 3.5GHz 条件下匹配，50MHz 频率间隔，fDAC = 12GSPS，非交错模式。 | ||