ZHCSS05A april   2023  – june 2023 AFE7901

PRODUCTION DATA  

  1.   1
  2. 1特性
  3. 2应用
  4. 3说明
  5. 4说明(续)
  6. 5修订历史记录
  7. 6引脚配置和功能
  8. 7规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  AFE79xx 热性能信息
    5. 7.5  发送器电气特性
    6. 7.6  射频 ADC 电气特性
    7. 7.7  PLL/VCO/时钟电气特性
    8. 7.8  数字电气特性
    9. 7.9  电源电气特性
    10. 7.10 时序要求
    11. 7.11 开关特性
    12. 7.12 典型特性
      1. 7.12.1  30 MHz 和 400 MHz 下的 RX 典型特性
      2. 7.12.2  800 MHz 下的 RX 典型特性
      3. 7.12.3  1.75 GHz 至 1.9 GHz 下的 RX 典型特性
      4. 7.12.4  2.6 GHz 下的 RX 典型特性
      5. 7.12.5  3.5 GHz 下的 RX 典型特性
      6. 7.12.6  4.9 GHz 下的 RX 典型特性
      7. 7.12.7  6.8 GHz 下的 RX 典型特性
      8. 7.12.8  30 MHz 和 400 MHz 下的 TX 典型特性
      9. 7.12.9  800 MHz 下的 TX 典型特性
      10. 7.12.10 1.8 GHz 下的 TX 典型特性
      11. 7.12.11 2.6 GHz 下的 TX 典型特性
      12. 7.12.12 3.5 GHz 下的 TX 典型特性
      13. 7.12.13 4.9 GHz 下的 TX 典型特性
      14. 7.12.14 7.1 GHz 下的 TX 典型特性
      15. 7.12.15 PLL 和时钟典型特性
  9. 8器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

PLL/VCO/时钟电气特性

TA = +25°C 时的典型值,整个温度范围为 TA,MIN = -40°C 至 TJ,MAX = +110°C;参考时钟输入频率 491.52MHz(除非另有说明),fDAC = fVCO,fOUT = fDAC/4,归一化为 fVCO
参数 测试条件 最小值 典型值 最大值 单位
fVCO1 VCO1 最小频率 7.2 GHz
VCO1 最大频率 7.68 GHz
fVCO2 VCO2 最小频率 8.848 GHz
VCO2 最大频率 9.216 GHz
fVCO3 VCO3 最小频率 9.8304 GHz
VCO3 最大频率 10.24 GHz
fVCO4 VCO4 最小频率 11.7965 GHz
VCO4 最大频率 12.288 GHz
DIVDAC DAC 采样率分频器 1、2 或 3
DIVRXADC ADC 采样率分频器 1、2、3、4、6 或 8
PNVCO 闭环相位噪声 FPLL = 11.79848GHz FREF=491.52MHz 600kHz -113 dBc/Hz
800kHz -116 dBc/Hz
1MHz -119 dBc/Hz
1.8MHz -125 dBc/Hz
5MHz -133 dBc/Hz
50MHz -141 dBc/Hz
闭环相位噪声 FPLL=8.84736GHz FREF=491.52MHz 600kHz -114 dBc/Hz
800kHz -118 dBc/Hz
1MHz –120 dBc/Hz
1.8MHz –127 dBc/Hz
5MHz –135 dBc/Hz
50MHz –142 dBc/Hz
闭环相位噪声 FPLL= 9.8403GHz FREF=491.52MHz 600kHz -113 dBc/Hz
800kHz –116 dBc/Hz
1MHz -119 dBc/Hz
1.8MHz –125 dBc/Hz
5MHz -134 dBc/Hz
50MHz -140 dBc/Hz
闭环相位噪声 FPLL= 7.86432GHz FREF=491.52MHz 600kHz –116 dBc/Hz
800kHz -119 dBc/Hz
1MHz –122 dBc/Hz
1.8MHz –127 dBc/Hz
5MHz –136 dBc/Hz
50MHz -143 dBc/Hz
Frms 时钟 PLL 集成相位误差(1) fPLL=11.79848GHz、[1KHz、100MHz] -43.4 dBc/Hz
fPLL=8.8536GHz、[1KHz、100MHz] -47.6 dBc/Hz
fPLL=9.8304GHz、[1KHz、100MHz] -46.2 dBc/Hz
fPFD PFD 频率 100 500 MHz
PNpll_flat 归一化 PLL 平坦噪声 fVCO = 11796.48MHz -226.5 dBc/Hz
FREF 输入时钟频率 0.1 12 GHz
VSS 输入时钟电平 0.6 1.8 Vppdiff
耦合 仅交流耦合
REFCLK 输入阻抗(2) 并联电阻 100 Ω
并联电容 0.5 pF
单边带,不包括参考时钟贡献
有关阻抗与频率间的关系,请参阅 TI 提供的 S11 数据