ZHCSSK3 july 2023 AFE7953
PRODUCTION DATA
- 1
- 1特性
- 2应用
- 3说明
- 4说明（续）
- 5修订历史记录
-
6规格
- 6.1 绝对最大额定值
- 6.2 ESD 等级
- 6.3 建议运行条件
- 6.4 AFE79xx 热性能信息
- 6.5 发送器电气特性
- 6.6 射频 ADC 电气特性
- 6.7 PLL/VCO/时钟电气特性
- 6.8 数字电气特性
- 6.9 电源电气特性
- 6.10 时序要求
- 6.11 开关特性
- 6.12
典型特性
- 6.12.1 800 MHz 下的 TX 典型特性
- 6.12.2 1.8 GHz 下的 TX 典型特性
- 6.12.3 2.6 GHz 下的 TX 典型特性
- 6.12.4 3.5 GHz 下的 TX 典型特性
- 6.12.5 4.9 GHz 下的 TX 典型特性
- 6.12.6 8.1 GHz 下的 TX 典型特性
- 6.12.7 9.6 GHz 下的 TX 典型特性
- 6.12.8 800 MHz 下的 RX 典型特性
- 6.12.9 1.75-1.9 GHz 下的 RX 典型特性
- 6.12.10 3.5 GHz 下的 RX 典型特性
- 6.12.11 2.6 GHz 下的 RX 典型特性
- 6.12.12 4.9 GHz 下的 RX 典型特性
- 6.12.13 8.1 GHz 下的 RX 典型特性
- 6.12.14 9.6 GHz 下的 RX 典型特性
- 6.12.15 PLL 和时钟典型特性
- 7器件和文档支持
- 8机械、封装和可订购信息
6.12.5 4.9 GHz 下的 TX 典型特性
TA = +25°C 时的典型值，使用标称电源。默认条件：TX 输入数据速率 = 491.52MSPS，fDAC = 11796.48MSPS（24 倍插值），交错模式，第一奈奎斯特区域输出，PLL 时钟模式，其中 fREF = 491.52MHz，AOUT = –1dBFS，DSA = 0dB，Sin(x)/x 启用，DSA 校准，TX 时钟抖动启用
| 不包括 PCB 和电缆损耗，Aout = -0.5dBFS，DSA = 0，4.9GHz 匹配 |
| fDAC = 11796.48MSPS，Aout = -0.5dBFS，匹配 4.9GHz | ||
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配 | ||
| 差分增益误差 = POUT（DSA 设置 – 1）– POUT（DSA 设置）+ 1 |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配 | ||
| 积分增益误差 = POUT（DSA 设置）- POUT（DSA 设置 = 0）+（DSA 设置） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 差分增益误差 = POUT（DSA 设置 – 1）– POUT（DSA 设置）+ 1 |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 积分增益误差 = POUT（DSA 设置）- POUT（DSA 设置 = 0）+（DSA 设置） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置） | ||
| 任何 DSA 设置下都可能出现相位 DNL 峰值。 |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配，在 25°C 下，随着 DSA 设置的变化，通道中位数改变 | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配，fCENTER = 4.9GHz，单频幅度为 -13dBFS |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配，fCENTER = 4.9GHz，单频幅度为 -13dBFS，最差通道 |
| 在 4.9GHz 条件下匹配，单频，fDAC = 11.79648GSPS，交错模式，40MHz 偏移，DSA=0dB |
| 在 4.9GHz 条件下匹配，单载波 20MHz BW TM1.1 LTE |
| 在 4.9GHz 条件下匹配，单载波 20MHz BW TM1.1 LTE |
| 在 4.9GHz 条件下匹配，fDAC = 11.79648GSPS，交错模式，标准化为谐波频率下的输出功率 |
| fDAC = 11796.48MSPS，交错模式，4.9GHz 匹配，包括 PCB 和电缆损耗。ILn = fS/n ± fOUT。 |
| fDAC = 11796.48MSPS，交错模式，4.9GHz 匹配，包括 PCB 和电缆损耗。ILn = fS/n ± fOUT。 |
| 不包括 PCB 和电缆损耗，Aout = -0.5dBFS，DSA = 0，4.9GHz 匹配 |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配 | ||
| 差分增益误差 = POUT（DSA 设置 – 1）– POUT（DSA 设置）+ 1 |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配 | ||
| 积分增益误差 = POUT（DSA 设置）- POUT（DSA 设置 = 0）+（DSA 设置） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 差分增益误差 = POUT（DSA 设置 – 1）– POUT（DSA 设置）+ 1 |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 积分增益误差 = POUT（DSA 设置）- POUT（DSA 设置 = 0）+（DSA 设置） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 差分相位误差 = PhaseOUT（DSA 设置–1）– PhaseOUT（DSA 设置） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 下匹配 | ||
| 积分相位误差 = Phase（DSA 设置）– Phase（DSA 设置 = 0） |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配，POUT = –13dBFS | ||
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配，fCENTER = 4.9GHz，单频幅度为 -13dBFS |
| fDAC = 11796.48MSPS，交错模式，在 4.9GHz 条件下匹配，fCENTER = 4.9GHz，fSPACING = 20MHz |
| TM1.1，POUT_RMS = –13dBFS |
| 在 4.9GHz 条件下匹配，单载波 20MHz BW TM1.1 LTE |
| 在 4.9GHz 条件下匹配，单载波 20MHz BW TM1.1 LTE |
| 在 4.9GHz 条件下匹配，fDAC = 11.79648GSPS，交错模式，标准化为谐波频率下的输出功率 | ||
| fDAC = 11796.48MSPS，交错模式，4.9GHz 匹配，包括 PCB 和电缆损耗。ILn = fS/n ± fOUT。 |