ZHCSSL8 july   2023 AFE7954

PRODUCTION DATA  

  1.   1
  2. 1特性
  3. 2应用
  4. 3说明
  5. 4说明(续)
  6. 5修订历史记录
  7. 6规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  AFE79xx 热性能信息
    5. 6.5  发送器电气特性
    6. 6.6  PLL/VCO/时钟电气特性
    7. 6.7  数字电气特性
    8. 6.8  电源电气特性
    9. 6.9  时序要求
    10. 6.10 开关特性
  8. 7器件和文档支持
    1. 7.1 接收文档更新通知
    2. 7.2 支持资源
    3. 7.3 商标
    4. 7.4 静电放电警告
    5. 7.5 术语表
  9. 8机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

数字电气特性

TA = +25°C 时的典型值,整个温度范围为 TA,MIN = -40°C 至 TJ,MAX = +110°C(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
CML 串行器/解串器输入 [8:1]SRX+/-
VSRDIFF 串行器/解串器接收器输入振幅 差分 100 1200 mVpp
VSRCOM 串行器/解串器输入共模 0.4 0.5 0.6 V
ZSRdiff 串行器/解串器内部差分终端(1) 100 Ω
FSerDes 串行器/解串器比特率 全速率模式 19 29.5 Gbps
半速率模式 9.5 16.25 Gbps
四分之一速率模式 4.75 8.125 Gbps
插入损耗容差(2) 串行器/解串器电源 = 1.8V 25 dB
TJ 总抖动容差 0.42 UI
CMOS I/O:GPIO{B/C/D/E}x、SPICLK、SPISDIO、SPISDO、SPISEN、RESETZ、BISTB0、BISTB1
VIH 高电平输入电压 0.6×VDD1P8GPIO V
VIL 低电平输入电压 0.4×VDD1P8GPIO V
IIH 高电平输入电流 -250 250 µA
IIL 低电平输入电流 -250 250 µA
CL CMOS 输入电容 2 pF
VOH 高电平输出电压 VDD1P8GPIO–0.2 V
VOL 低电平输出电压 0.2 V
差分输入:SYSREF+/- 模式 A
时钟模式 仅 PLL 时钟模式
FSYSREFMAX SYSREF 输入频率最大值 40 MHz
VSWINGSRMAX SYSREF 输入摆幅最大值 1.8 Vppdiff(3)
VSWINGSRMIN SYSREF 输入摆幅最小值 fREF < 500MHz 0.3 Vppdiff(3)
VSWINGSRMIN SYSREF 输入摆幅最小值 fREF > 500MHz 0.6 Vppdiff(3)
VCOMSRMAX SYSREF 输入共模电压最大值 0.8 V
VCOMSRMIN SYSREF 输入共模电压最小值 0.6 V
ZT 输入端接 差分 100 (1) Ω
CL 输入电容 每个引脚端接至 GND 0.5 pF
LVDS 输入:0SYNCIN+/- 和 1SYNCIN+/-
VICOM 输入共模电压 1.2 V
VID 差分输入电压摆幅 450 Vppdiff(3)
ZT 输入端接 差分 100 Ω
LVDS 输出:0SYNCOUT+/- 和 1SYNCOUT+/-
VOCOM 输出共模电压 1.2 V
VOD 差分输出电压摆幅 500 Vppdiff(3)
ZT 内部端接 100 Ω
SYSREF 端接可在 100Ω、150Ω 和 300Ω 之间进行编程
损耗容差为从 STX 到 SRX 的凸点间容差
Vppdiff 是最大差分电压(正值)与最小差分电压(负值)之间的差值。