ZHCSPR9 December 2023 AFE782H1 , AFE882H1
PRODUCTION DATA
先入先出 (FIFO) 缓冲器用于通过 SPI 和 UART 发送和接收 HART 数据。发送 FIFO (FIFO_U2H) 和接收 FIFO (FIFO_H2U) 缓冲器均为 32 行 9 位宽。9 位宽度允许将奇偶校验位与数据字节存储在一起。位 [8] 是 UART 或 HART 解调器接收到的奇偶校验位,具体取决于数据流的方向。在这种情况下,该器件不会计算奇偶校验位,并且如果接收到错误的奇偶校验位,则会发送带有错误奇偶校验位的数据。位 [7:0] 是数据。
AFEx82H1 HART 的实现如图 6-17 所示。
HART 数据字节通过 SPI 或 UART 进入发送 FIFO_U2H 缓冲器的队列中。输入数据位由内部 HART 发送调制器转换成用于 HART 通信的标记 (1200Hz) 和空间 (2200Hz) FSK 模拟信号(请参阅图 6-23)。接收解调器使 HART 数据进入接收 FIFO_H2U 缓冲器的队列。为了管理 MOD_OUT 以及 RX_IN 或 RX_INF 引脚上的 HART 物理连接,通过发送至 CD 引脚的信号和从 RTS 引脚接收的信号实现了仲裁器。为了实现高效且无差错的通信,仲裁器与两个 FIFO 缓冲器协同工作以便为系统控制器生成 IRQ。
HART 接收字符中的停止位不正确会导致 HART 帧错误。该器件会在状态寄存器中报告帧错误并丢弃相应字符。丢弃字符后,HART 数据不会进入 FIFO_H2U 的队列。如果未屏蔽帧错误校验,还会触发 IRQ 事件。
同样,UARTIN 字符中的停止位不正确也会导致 UART 帧错误。该器件会在状态寄存器中报告帧错误并丢弃相应字符。丢弃字符后,UART 数据不会进入 FIFO_U2H 的队列。如果未屏蔽帧错误校验,还会触发 IRQ 事件。