ZHCSNU9G April 2021 – May 2024 AM2431 , AM2432 , AM2434
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
信号名称 [1] | 信号类型 [2] | 说明 [3] | ALV 引脚 [4] | ALX 引脚 [4] |
---|---|---|---|---|
CLKOUT0 | O | RMII 时钟输出 (50MHz)。该引脚用作外部 PHY 的时钟源,并且必须路由回相应的 RMII_REF_CLK 引脚以确保器件正常运行。 | A19、U13 | A18、V13 |
EXTINTn (1) (2) | I | 外部中断 | C19 | |
EXT_REFCLK1 | I | 主域的外部时钟输入,路由到计时器时钟多路复用器,作为计时器/WWDT 模块的可选输入时钟源之一,或作为 MAIN_PLL2 (PER1 PLL) 的基准时钟 | A19 | A18 |
OBSCLK0 | O | 观察时钟输出,仅用于测试和调试目的 | D17 | A15 |
PORz_OUT | O | 主域 POR 状态输出 | E17 | D18 |
RESETSTATz | O | MAIN 域热复位状态输出 | F16 | E19 |
RESET_REQz | I | 主域外部热复位请求输入 | E18 | C17 |
SYSCLKOUT0 | O | 主 PLL 控制器的 SYSCLK0 输出(6 分频),仅用于测试和调试用途 | C17 | B14 |