米6体育平台手机版

ZHCSNU9G April 2021 – May 2024 AM2431 , AM2432 , AM2434

PRODUCTION DATA

1
1 特性
2 应用
3 说明
1. 3.1 功能方框图
4 器件比较
1. 4.1 相关米6体育平台手机版_好二三四
5 终端配置和功能
1. 5.1 引脚图
  1. 5.1.1 AM243x ALV 引脚图
  2. 5.1.2 AM243x ALX 引脚图
2. 5.2 引脚属性
3. 5.3 信号说明
  1. 17
  2. 5.3.1 AM243x_ALX 封装 - 不支持的接口和信号
  3. 5.3.2 ADC
    1. 主域实例
      1. 21
  4. 5.3.3 CPSW
    1. 主域实例
      1. 24
      2. 25
      3. 26
      4. 27
      5. 5.3.3.1.1 CPSW3G IOSET
  5. 5.3.4 CPTS
    1. 主域实例
      1. 31
      2. 32
  6. 5.3.5 DDRSS
    1. 主域实例
      1. 35
  7. 5.3.6 ECAP
    1. 主域实例
      1. 38
      2. 39
      3. 40
  8. 5.3.7 仿真和调试
    1. 主域实例
      1. 43
    2. MCU 域实例
      1. 45
  9. 5.3.8 EPWM
    1. 主域实例
      1. 48
      2. 49
      3. 50
      4. 51
      5. 52
      6. 53
      7. 54
      8. 55
      9. 56
      10. 57
  10. 5.3.9 EQEP
    1. 主域实例
      1. 60
      2. 61
      3. 62
  11. 5.3.10 FSI
    1. 主域实例
      1. 65
      2. 66
      3. 67
      4. 68
      5. 69
      6. 70
      7. 71
      8. 72
  12. 5.3.11 GPIO
    1. 主域实例
      1. 75
      2. 76
    2. MCU 域实例
      1. 78
  13. 5.3.12 GPMC
    1. 主域实例
      1. 81
      2. 5.3.12.1.1 GPMC0 IOSET (ALV)
  14. 5.3.13 I2C
    1. 主域实例
      1. 85
      2. 86
      3. 87
      4. 88
    2. MCU 域实例
      1. 90
      2. 91
  15. 5.3.14 MCAN
    1. 主域实例
      1. 94
      2. 95
  16. 5.3.15 SPI (MCSPI)
    1. 主域实例
      1. 98
      2. 99
      3. 100
      4. 101
      5. 102
    2. MCU 域实例
      1. 104
      2. 105
  17. 5.3.16 MMC
    1. 主域实例
      1. 108
      2. 109
  18. 5.3.17 OSPI
    1. 主域实例
      1. 112
  19. 5.3.18 电源
    1. 114
  20. 5.3.19 PRU_ICSSG
    1. 主域实例
      1. 117
      2. 118
  21. 5.3.20 保留
    1. 120
  22. 5.3.21 SERDES
    1. 主域实例
      1. 123
  23. 5.3.22 系统和其他
    1. 5.3.22.1 启动模式配置
      1. 主域实例
        
        127
    2. 5.3.22.2 计时
      1. MCU 域实例
        
        130
    3. 5.3.22.3 系统
      1. 主域实例
        
        133
      2. MCU 域实例
        
        135
    4. 5.3.22.4 VMON
      1. 137
  24. 5.3.23 计时器
    1. 主域实例
      1. 140
    2. MCU 域实例
      1. 142
  25. 5.3.24 UART
    1. 主域实例
      1. 145
      2. 146
      3. 147
      4. 148
      5. 149
      6. 150
      7. 151
    2. MCU 域实例
      1. 153
      2. 154
  26. 5.3.25 USB
    1. 主域实例
      1. 157
4. 5.4 引脚连接要求
6 规格
7 详细说明
8 应用、实施和布局
9 器件和文档支持
10修订历史记录
11机械、封装和可订购信息
1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

ALV|441
ALX|293

散热焊盘机械数据 (封装 | 引脚)

订购信息

6.10.5.8.1 GPMC 和 NOR 闪存 - 同步模式

保持时间，在输出时钟 GPMC_CLK 高电平之后输入等待 GPMC_WAIT[j] 有效 (t_{h(clkH-waitV)})

表 6-54 和表 6-55 展示了 GPMC 和 NOR 闪存的时序要求和开关特性 - 同步模式。

表 6-54 GPMC 和 NOR 闪存时序要求 – 同步模式请参阅图 6-37、图 6-38 和图 6-41

编号	参数	说明	模式⁽⁵⁾	最小值	最小值	单位
编号	参数	说明	模式⁽⁵⁾	GPMC_FCLK = 100MHz⁽²⁾	GPMC_FCLK = 133MHz⁽²⁾	单位
F12	t_su(dV-clkH)	建立时间，在输出时钟 GPMC_CLK 高电平之前输入数据 GPMC_AD[n:0]⁽¹⁾ 有效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	1.81	1.12	ns
F12	t_su(dV-clkH)	建立时间，在输出时钟 GPMC_CLK 高电平之前输入数据 GPMC_AD[n:0]⁽¹⁾ 有效	not_div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	1.06	3.5	ns
F13	t_h(clkH-dV)	保持时间，在输出时钟 GPMC_CLK 高电平之后输入数据 GPMC_AD[n:0]⁽¹⁾ 有效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	2.29	2.29	ns
F13	t_h(clkH-dV)	保持时间，在输出时钟 GPMC_CLK 高电平之后输入数据 GPMC_AD[n:0]⁽¹⁾ 有效	not_div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	2.29	2.29	ns
F21	t_{su(waitV-clkH)}	建立时间，在输出时钟 GPMC_CLK 高电平之前输入等待 GPMC_WAIT[j]⁽³⁾⁽⁴⁾ 有效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	1.81	1.12	ns
F21	t_{su(waitV-clkH)}	建立时间，在输出时钟 GPMC_CLK 高电平之前输入等待 GPMC_WAIT[j]⁽³⁾⁽⁴⁾ 有效	not_div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	1.06	3.5	ns
F22	t_{h(clkH-waitV)}	保持时间，在输出时钟 GPMC_CLK 高电平之后输入等待 GPMC_WAIT[j]⁽³⁾⁽⁴⁾ 有效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	2.29	2.29	ns
F22	t_{h(clkH-waitV)}	保持时间，在输出时钟 GPMC_CLK 高电平之后输入等待 GPMC_WAIT[j]⁽³⁾⁽⁴⁾ 有效	not_div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	2.29	2.29	ns

(1) 同步模式支持高达 133MHz 的 16 位数据总线和高达 100MHz 的 32 位数据总线

(2) GPMC_FCLK 选择

gpmc_fclk_sel[1:0] = 2b01 选择 100MHz GPMC_FCLK
gpmc_fclk_sel[1:0] = 2b00 选择 133MHz GPMC_FCLK

(3) 在 GPMC_WAIT[j] 中，j 等于 0 或 1。

(4) 等待监视支持仅限于 WaitMonitoringTime 值 > 0。有关等待监视功能的完整说明，请参阅器件 TRM 中的通用存储器控制器 (GPMC) 一节。

(5) 对于 div_by_1_mode：

GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 0h：
- GPMC_CLK 频率 = GPMC_FCLK 频率

对于 not_div_by_1_mode：

GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 1h 至 3h：
- GPMC_CLK 频率 = GPMC_FCLK 频率/（2 至 4）

对于 GPMC_FCLK_MUX：

CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT/3 = 300/3 = 100MHz

对于 TIMEPARAGRANULARITY_X1：

GPMC_CONFIG1_i 寄存器：TIMEPARAGRANULARITY = 0h = x1 延迟（影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADVRD/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS）

表 6-55 GPMC 和 NOR 闪存开关特性 – 同步模式请参阅图 6-37、图 6-38、图 6-39、图 6-40 和图 6-41

编号⁽³⁾	参数	说明	模式^⁽¹⁷⁾	最小值	最大值	最小值	最大值	单位
编号⁽³⁾	参数	说明	模式^⁽¹⁷⁾	100MHz		133MHz		单位
F0	1/tc(clk)	周期，输出时钟 GPMC_CLK^⁽¹⁶⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	10.00		7.52		ns
F1	t_w(clkH)	典型脉冲持续时间，输出时钟 GPMC_CLK 高电平	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	0.475P - 0.3⁽¹⁵⁾		0.475P - 0.3⁽¹⁵⁾		ns
F1	t_w(clkL)	典型脉冲持续时间，输出时钟 GPMC_CLK 低电平	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	0.475P - 0.3⁽¹⁵⁾		0.475P - 0.3⁽¹⁵⁾		ns
F2	t_d(clkH-csnV)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出片选 GPMC_CSn[i] 转换^⁽¹⁴⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	F - 2.2 ⁽⁶⁾	F + 3.75	F - 2.2 ⁽⁶⁾	F + 3.75	ns
F3	t_{d(clkH-CSn[i]V)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出片选 GPMC_CSn[i] 无效^⁽¹⁴⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	E - 2.2 ⁽⁵⁾	E + 3.18	E - 2.2 ⁽⁵⁾	E + 4.5	ns
F4	t_d(aV-clk)	延迟时间，输出地址 GPMC_A[27:1] 有效到输出时钟 GPMC_CLK 第一个边沿	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	B - 2.3 ⁽³⁾	B + 4.5	B - 2.3 ⁽³⁾	B + 4.5	ns
F5	t_d(clkH-aIV)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出地址 GPMC_A[27:1] 无效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	-2.3	4.5	-2.3	4.5	ns
F6	t_{d(be[x]nV-clk)}	延迟时间，输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效到输出时钟 GPMC_CLK 第一个边沿	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	B - 2.3 ⁽³⁾	B + 1.9	B - 2.3 ⁽³⁾	B + 1.9	ns
F7	t_{d(clkH-be[x]nIV)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效^⁽¹¹⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	D - 2.3⁽⁴⁾	D + 1.9	D - 2.3 ⁽⁴⁾	D + 1.9	ns
F7	t_{d(clkL-be[x]nIV)}	延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 无效^⁽¹²⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	D - 2.3 ⁽⁴⁾	D + 1.9	D - 2.3 ⁽⁴⁾	D + 1.9	ns
F7	t_{d(clkL-be[x]nIV)}	延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 无效^⁽¹³⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	D - 2.3 ⁽⁴⁾	D + 1.9	D - 2.3 ⁽⁴⁾	D + 1.9	ns
F8	t_d(clkH-advn)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出地址有效和地址锁存使能 GPMC_ADVn_ALE 转换	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	G - 2.3⁽⁷⁾	G + 4.5	G - 2.3 ⁽⁷⁾	G + 4.5	ns
F9	t_{d(clkH-advnIV)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出地址有效和地址锁存使能 GPMC_ADVn_ALE 无效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	D - 2.3 ⁽⁴⁾	D + 4.5	D - 2.3 ⁽⁴⁾	D + 4.5	ns
F10	t_d(clkH-oen)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出使能 GPMC_OEn_REn 转换	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	H - 2.3⁽⁸⁾	H + 3.5	H - 2.3 ⁽⁸⁾	H + 3.5	ns
F11	t_{d(clkH-oenIV)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出使能 GPMC_OEn_REn 无效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	H - 2.3 ⁽⁸⁾	H + 3.5	H - 2.3 ⁽⁸⁾	H + 3.5	ns
F14	t_d(clkH-wen)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出写入使能 GPMC_WEn 转换	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	I - 2.3 ⁽⁹⁾	I + 4.5	I - 2.3 ⁽⁹⁾	I + 4.5	ns
F15	t_d(clkH-do)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出数据 GPMC_AD[n:0]⁽¹⁾ 转换^⁽¹¹⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽¹⁰⁾	J + 2.7	J - 2.3 ⁽¹⁰⁾	J + 2.7	ns
F15	t_d(clkL-do)	延迟时间，GPMC_CLK 下降沿到 GPMC_AD[n:0]⁽¹⁾ 数据总线转换^⁽¹²⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽¹⁰⁾	J + 2.7	J - 2.3 ⁽¹⁰⁾	J + 2.7	ns
F15	t_d(clkL-do)	延迟时间，GPMC_CLK 下降沿到 GPMC_AD[n:0]⁽¹⁾ 数据总线转换^⁽¹³⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽¹⁰⁾	J + 2.7	J - 2.3 ⁽¹⁰⁾	J + 2.7	ns
F17	t_{d(clkH-be[x]n)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出低字节使能和命令锁存使能 GPMC_BE0n_CLE 转换^⁽¹¹⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽¹⁰⁾	J + 1.9	J - 2.3 ⁽¹⁰⁾	J + 1.9	ns
F17	t_{d(clkL-be[x]n)}	延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 转换^⁽¹²⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽¹⁰⁾	J + 1.9	J - 2.3 ⁽¹⁰⁾	J + 1.9	ns
F17	t_{d(clkL-be[x]n)}	延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 转换^⁽¹³⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽¹⁰⁾	J + 1.9	J - 2.3 ⁽¹⁰⁾	J + 1.9	ns
F18	t_w(csnV)	脉冲持续时间，输出片选 GPMC_CSn[i]^⁽¹⁴⁾ 低电平	读取	A		A		ns
F18	t_w(csnV)	脉冲持续时间，输出片选 GPMC_CSn[i]^⁽¹⁴⁾ 低电平	写入	A		A		ns
F19	t_w(be[x]nV)	脉冲持续时间，输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 低电平	读取	C		C		ns
F19	t_w(be[x]nV)	脉冲持续时间，输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 低电平	写入	C		C		ns
F20	t_w(advnV)	脉冲持续时间，输出地址有效和地址锁存使能 GPMC_ADVn_ALE 低电平	读取	K		K		ns
F20	t_w(advnV)	脉冲持续时间，输出地址有效和地址锁存使能 GPMC_ADVn_ALE 低电平	写入	K		K		ns

(1) 同步模式支持高达 133MHz 的 16 位数据总线和高达 100MHz 的 32 位数据总线

(3) B = ClkActivationTime × GPMC_FCLK⁽¹⁵⁾

(4) 对于单次读取：D = (RdCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁵⁾
对于突发读取：D = (RdCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁵⁾
对于突发写入：D = (WrCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁵⁾

(5) 对于单次读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁵⁾
对于突发读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁵⁾
对于突发写入：E = (CSWrOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁵⁾

(6) 对于 csn 下降沿（CS 激活）：

如果 GPMCFCLKDIVIDER = 0：
- F = 0.5 × CSExtraDelay × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 CSOnTime 为奇数）或（ClkActivationTime 和 CSOnTime 为偶数），则 F = 0.5 × CSExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 否则 F = (1 + 0.5 × CSExtraDelay) × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(CSOnTime - ClkActivationTime) 是 3 的倍数），则 F = 0.5 × CSExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 如果（(CSOnTime - ClkActivationTime - 1) 是 3 的倍数），则 F = (1 + 0.5 × CSExtraDelay) × GPMC_FCLK⁽¹⁵⁾
- 如果（(CSOnTime - ClkActivationTime - 2) 是 3 的倍数），则 F = (2 + 0.5 × CSExtraDelay) × GPMC_FCLK⁽¹⁵⁾

(7) 对于 ADV 下降沿（ADV 激活）：

如果 GPMCFCLKDIVIDER = 0：
- G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 ADVOnTime 为奇数）或（ClkActivationTime 和 ADVOnTime 为偶数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(ADVOnTime - ClkActivationTime) 是 3 的倍数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 如果（(ADVOnTime - ClkActivationTime - 1) 是 3 的倍数），则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁵⁾
- 如果（(ADVOnTime - ClkActivationTime - 2) 是 3 的倍数），则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁵⁾

对于读取模式下的 ADV 上升沿（ADV 停用）：

如果 GPMCFCLKDIVIDER = 0：
- G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 ADVRdOffTime 为奇数）或（ClkActivationTime 和 ADVRdOffTime 为偶数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(ADVRdOffTime - ClkActivationTime) 是 3 的倍数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 如果（(ADVRdOffTime - ClkActivationTime - 1) 是 3 的倍数），则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁵⁾
- 如果（(ADVRdOffTime - ClkActivationTime - 2) 是 3 的倍数），则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁵⁾

对于写入模式下的 ADV 上升沿（ADV 停用）：

如果 GPMCFCLKDIVIDER = 0：
- G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 ADVWrOffTime 为奇数）或（ClkActivationTime 和 ADVWrOffTime 为偶数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(ADVWrOffTime - ClkActivationTime) 是 3 的倍数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 如果（(ADVWrOffTime - ClkActivationTime - 1) 是 3 的倍数），则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁵⁾
- 如果（(ADVWrOffTime - ClkActivationTime - 2) 是 3 的倍数），则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁵⁾

(8) 对于 OE 下降沿（OE 激活）和 IO DIR 上升沿（数据总线输入方向）：

如果 GPMCFCLKDIVIDER = 0：
- H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 OEOnTime 为奇数）或（ClkActivationTime 和 OEOnTime 为偶数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 否则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(OEOnTime - ClkActivationTime) 是 3 的倍数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 如果（(OEOnTime - ClkActivationTime - 1) 是 3 的倍数），则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁵⁾
- 如果（(OEOnTime - ClkActivationTime - 2) 是 3 的倍数），则 H = (2 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁵⁾

对于 OE 上升沿（OE 停用）：

如果 GPMCFCLKDIVIDER = 0：
- H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 OEOffTime 为奇数）或（ClkActivationTime 和 OEOffTime 为偶数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 否则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(OEOffTime - ClkActivationTime) 是 3 的倍数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 如果（(OEOffTime - ClkActivationTime - 1) 是 3 的倍数），则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁵⁾
- 如果（(OEOffTime - ClkActivationTime - 2) 是 3 的倍数），则 H = (2 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁵⁾

(9) 对于 WE 下降沿（WE 激活）：

如果 GPMCFCLKDIVIDER = 0：
- I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 WEOnTime 为奇数）或（ClkActivationTime 和 WEOnTime 为偶数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 否则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(WEOnTime - ClkActivationTime) 是 3 的倍数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 如果（(WEOnTime - ClkActivationTime - 1) 是 3 的倍数），则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁵⁾
- 如果（(WEOnTime - ClkActivationTime - 2) 是 3 的倍数），则 I = (2 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁵⁾

对于 WE 上升沿（WE 停用）：

如果 GPMCFCLKDIVIDER = 0：
- I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 WEOffTime 为奇数）或（ClkActivationTime 和 WEOffTime 为偶数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 否则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁵⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(WEOffTime - ClkActivationTime) 是 3 的倍数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁵⁾
- 如果（(WEOffTime - ClkActivationTime - 1) 是 3 的倍数），则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁵⁾
- 如果（(WEOffTime - ClkActivationTime - 2) 是 3 的倍数），则 I = (2 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁵⁾

(10) J = GPMC_FCLK⁽¹⁵⁾

(11) 对于 CLK DIV 1 模式，仅限第一次传输。

(12) 半周期；对于 CLK DIV 1 模式，针对初始传输后的所有数据。

(13) GPMC_CLKOUT 的半个周期；对于 CLK DIV 1 模式以外的模式，针对所有数据。GPMC_CLKOUT 从 GPMC_FCLK 进行分频。

(14) 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。在 GPMC_WAIT[j] 中，j 等于 0 或 1。

(15) P = 以 ns 为单位的 GPMC_CLK 周期

(16) 与 GPMC_CLK 输出时钟相关的最大和最小频率可在 GPMC 模块中通过设置 GPMC_CONFIG1_i 配置寄存器位字段 GPMCFCLKDIVIDER 进行编程。

(17) 对于 div_by_1_mode：

GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 0h：
- GPMC_CLK 频率 = GPMC_FCLK 频率

对于 GPMC_FCLK_MUX：

CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT/3 = 300/3 = 100MHz

对于 TIMEPARAGRANULARITY_X1：

GPMC_CONFIG1_i 寄存器：TIMEPARAGRANULARITY = 0h = x1 延迟（影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADVRD/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS）

对于无 extra_delay 的情况：