ZHCSNU9G April 2021 – May 2024 AM2431 , AM2432 , AM2434
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
表 6-83、图 6-67、表 6-84 和图 6-68 展示了 MMC1 的时序要求和开关特性 – UHS-I SDR12 模式。
编号 | 最小值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
SDR121 | tsu(cmdV-clkH) | 建立时间,在 MMC1_CLK 上升沿之前 MMC1_CMD 有效 | 2.35 | ns | |
SDR122 | th(clkH-cmdV) | 保持时间,在 MMC1_CLK 上升沿之后 MMC1_CMD 有效 | 1.67 | ns | |
SDR123 | tsu(dV-clkH) | 建立时间,在 MMC1_CLK 上升沿之前 MMC1_DAT[3:0] 有效 | 2.35 | ns | |
SDR124 | th(clkH-dV) | 保持时间,在 MMC1_CLK 上升沿之后 MMC1_DAT[3:0] 有效 | 1.67 | ns |
编号 | 参数 | 最小值 | 最大值 | 单位 | |
---|---|---|---|---|---|
fop(clk) | 工作频率,MMC1_CLK | 25 | MHz | ||
SDR125 | tc(clk) | 周期时间,MMC1_CLK | 40 | ns | |
SDR126 | tw(clkH) | 脉冲持续时间,MMC1_CLK 高电平 | 18.7 | ns | |
SDR127 | tw(clkL) | 脉冲持续时间,MMC1_CLK 低电平 | 18.7 | ns | |
SDR128 | td(clkL-cmdV) | 延迟时间,MMC1_CLK 上升沿到 MMC1_CMD 转换 | 1.2 | 8 | ns |
SDR129 | td(clkL-dV) | 延迟时间,MMC1_CLK 上升沿到 MMC1_DAT[3:0] 转换 | 1.2 | 8 | ns |