ZHCSU79 December 2023 AM62P , AM62P-Q1
ADVANCE INFORMATION
本节中提供的表和图定义了时钟信号的时序条件、时序要求和开关特性。
参数 | 最小值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
输入条件 | |||||
SRI | 输入压摆率 | 0.5 | V/ns | ||
输出条件 | |||||
CL | 输出负载电容 | 5ns ≤ tc < 8ns | 5 | pF | |
8ns ≤ tc < 20ns | 10 | pF | |||
20ns ≤ tc | 30 | pF |
编号 | 最小值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
CLK1 | tc(EXT_REFCLK1) | 最小周期时间,EXT_REFCLK1 | 10 | ns | |
CLK2 | tw(EXT_REFCLK1H) | 脉冲持续时间,EXT_REFCLK1 高电平 | E*0.45(1) | E*0.55(1) | ns |
CLK3 | tw(EXT_REFCLK1L) | 脉冲持续时间,EXT_REFCLK1 低电平 | E*0.45(1) | E*0.55(1) | ns |
CLK1 | tc(MCU_EXT_REFCLK0) | 最小周期时间,MCU_EXT_REFCLK0 | 10 | ns | |
CLK2 | tw(MCU_EXT_REFCLK0H) | 脉冲持续时间,MCU_EXT_REFCLK0 高电平 | F*0.45(2) | F*0.55(2) | ns |
CLK3 | tw(MCU_EXT_REFCLK0L) | 脉冲持续时间,MCU_EXT_REFCLK0 低电平 | F*0.45(2) | F*0.55(2) | ns |
CLK1 | tc(AUDIO_EXT_REFCLK0) | 最小周期时间,AUDIO_EXT_REFCLK0 | 20 | ns | |
CLK2 | tw(AUDIO_EXT_REFCLK0H) | 脉冲持续时间,AUDIO_EXT_REFCLK0 高电平 | G*0.45(3) | G*0.55(3) | ns |
CLK3 | tw(AUDIO_EXT_REFCLK0L) | 脉冲持续时间,AUDIO_EXT_REFCLK0 低电平 | G*0.45(3) | G*0.55(3) | ns |
CLK1 | tc(AUDIO_EXT_REFCLK1) | 最小周期时间,AUDIO_EXT_REFCLK1 | 20 | ns | |
CLK2 | tw(AUDIO_EXT_REFCLK1H) | 脉冲持续时间,AUDIO_EXT_REFCLK1 高电平 | H*0.45(4) | H*0.55(4) | ns |
CLK3 | tw(AUDIO_EXT_REFCLK1L) | 脉冲持续时间,AUDIO_EXT_REFCLK1 低电平 | H*0.45(4) | H*0.55(4) | ns |
编号 | 参数 | 最小值 | 最大值 | 单位 | |
---|---|---|---|---|---|
CLK4 | tc(SYSCLKOUT0) | 最小周期时间,SYSCLKOUT0 | 8 | ns | |
CLK5 | tw(SYSCLKOUT0H) | 脉冲持续时间,SYSCLKOUT0 高电平 | A*0.4(1) | A*0.6(1) | ns |
CLK6 | tw(SYSCLKOUT0L) | 脉冲持续时间,SYSCLKOUT0 低电平 | A*0.4(1) | A*0.6(1) | ns |
CLK4 | tc(OBSCLK0) | 最小周期时间,OBSCLK0 | 5 | ns | |
CLK5 | tw(OBSCLK0H) | 脉冲持续时间,OBSCLK0 高电平 | B*0.45(2) | B*0.55(2) | ns |
CLK6 | tw(OBSCLK0L) | 脉冲持续时间,OBSCLK0 低电平 | B*0.45(2) | B*0.55(2) | ns |
CLK4 | tc(OBSCLK1) | 最小周期时间,OBSCLK1 | 5 | ns | |
CLK5 | tw(OBSCLK1H) | 脉冲持续时间,OBSCLK1 高电平 | F*0.45(3) | F*0.55(3) | ns |
CLK6 | tw(OBSCLK1L) | 脉冲持续时间,OBSCLK1 低电平 | F*0.45(3) | F*0.55(3) | ns |
CLK4 | tc(CLKOUT0) | 最小周期时间,CLKOUT0 | 20 | ns | |
CLK5 | tw(CLKOUT0H) | 脉冲持续时间,CLKOUT0 高电平 | C*0.4(4) | C*0.6(4) | ns |
CLK6 | tw(CLKOUT0L) | 脉冲持续时间,CLKOUT0 低电平 | C*0.4(4) | C*0.6(4) | ns |
CLK4 | tc(MCU_SYSCLKOUT0) | 最小周期时间,MCU_SYSCLKOUT0 | 10 | ns | |
CLK5 | tw(MCU_SYSCLKOUT0H) | 脉冲持续时间,MCU_SYSCLKOUT0 高电平 | E*0.4(5) | E*0.6(5) | ns |
CLK6 | tw(MCU_SYSCLKOUT0L) | 脉冲持续时间,MCU_SYSCLKOUT0 低电平 | E*0.4(5) | E*0.6(5) | ns |
CLK4 | tc(MCU_OBSCLK0) | 最小周期时间,MCU_OBSCLK0 | 5 | ns | |
CLK5 | tw(MCU_OBSCLK0H) | 脉冲持续时间,MCU_OBSCLK0 高电平 | D*0.45(6) | D*0.55(6) | ns |
CLK6 | tw(MCU_OBSCLK0L) | 脉冲持续时间,MCU_OBSCLK0 低电平 | D*0.45(6) | D*0.55(6) | ns |
CLK4 | tc(WKUP_CLKOUT0) | 最小周期时间,WKUP_CLKOUT0 | 5 | ns | |
CLK5 | tw(WKUP_CLKOUT0H) | 脉冲持续时间,WKUP_CLKOUT0 高电平 | W*0.4(7) | W*0.6(7) | ns |
CLK6 | tw(WKUP_CLKOUT0L) | 脉冲持续时间,WKUP_CLKOUT0 低电平 | W*0.4(7) | W*0.6(7) | ns |
CLK4 | tc(AUDIO_EXT_REFCLK0) | 最小周期时间,AUDIO_EXT_REFCLK0 (McASP 时钟源) |
20 | ns | |
最小周期时间,AUDIO_EXT_REFCLK0 (PLL 时钟源) |
10 | ns | |||
CLK5 | tw(AUDIO_EXT_REFCLK0 H) | 脉冲持续时间,AUDIO_EXT_REFCLK0 高电平 | G*0.4(8) | G*0.6(8) | ns |
CLK6 | tw(AUDIO_EXT_REFCLK0 L) | 脉冲持续时间,AUDIO_EXT_REFCLK0 低电平 | G*0.4(8) | G*0.6(8) | ns |
CLK4 | tc(AUDIO_EXT_REFCLK1) | 最小周期时间,AUDIO_EXT_REFCLK1 (McASP 时钟源) |
20 | ns | |
最小周期时间,AUDIO_EXT_REFCLK1 (PLL 时钟源) |
10 | ns | |||
CLK5 | tw(AUDIO_EXT_REFCLK1 H) | 脉冲持续时间,AUDIO_EXT_REFCLK1 高电平 | J*0.4(9) | J*0.6(9) | ns |
CLK6 | tw(AUDIO_EXT_REFCLK1 L) | 脉冲持续时间,AUDIO_EXT_REFCLK1 低电平 | J*0.4(9) | J*0.6(9) | ns |