ZHCSU79 December 2023 AM62P , AM62P-Q1
ADVANCE INFORMATION
SoC 实现了一个四核 Arm® Cortex®-A53 MPCore™ 集群,其中每个内核具有 32KB L1 指令和 32KB L1 数据,同时还具有 512KB L2 共享高速缓存。
Cortex®-A53 内核是通用处理器,可用于运行客户应用程序。
A53SS 基于 Cortex®-A53 MPCore™(Arm®-A53 集群)构建,后者由 Arm 提供并由 TI 配置。该处理器基于对称多处理器 (SMP) 架构,因此可提供高性能以及最佳电源管理、调试和仿真功能。
A53 处理器是一款多发射乱序超标量执行引擎,具有集成的 L1 指令和数据高速缓存,与 Arm®v8-A 架构兼容。与其前代米6体育平台手机版_好二三四相比,该处理器具有更高的功效,性能显著提升。
Arm®v8-A 架构提供了许多新功能。这些新功能包括 64 位数据处理、扩展虚拟寻址和 64 位通用寄存器。A53 处理器是 Arm 率先推出的 Arm®v8-A 处理器,旨在提供低功耗的 64 位处理。该处理器具有顺序、8 级、双发射流水线和改进的整数、Arm® Neon™、浮点单元 (FPU) 和存储器性能。
A53 CPU 支持两种执行状态:AArch32 和 AArch64。AArch64 状态使 A53 CPU 能够执行 64 位应用程序,而 AArch32 状态则允许处理器执行现有的 Arm®v7-A 应用程序。
有关更多信息,请参阅器件 TRM 的处理器和加速器 一章中的 Arm Cortex-A53 子系统 一节。