ZHCSU79 December 2023 AM62P , AM62P-Q1
ADVANCE INFORMATION
参数 | 最小值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
输出条件 | |||||
CL | 输出负载电容 | 2 | 5 | pF | |
PCB 连接要求 | |||||
td(Trace Mismatch) | 所有布线之间的传播延迟不匹配 | 200 | ps |
编号 | 参数 | 最小值 | 最大值 | 单位 | |
---|---|---|---|---|---|
1.8V 模式 | |||||
DBTR1 | tc(TRC_CLK) | TRC_CLK 周期时间 | 6.83 | ns | |
DBTR2 | tw(TRC_CLKH) | 脉冲宽度,TRC_CLK 高电平 | 2.66 | ns | |
DBTR3 | tw(TRC_CLKL) | 脉冲宽度,TRC_CLK 低电平 | 2.66 | ns | |
DBTR4 | tosu(TRC_DATAV-TRC_CLK) | 输出建立时间,TRC_DATA 到 TRC_CLK 边沿有效的时间 | 0.85 | ns | |
DBTR5 | toh(TRC_CLK-TRC_DATAI) | 输出保持时间,TRC_CLK 边沿到 TRC_DATA 无效 | 0.85 | ns | |
DBTR6 | tosu(TRC_CTLV-TRC_CLK) | 输出建立时间,TRC_CTL 到 TRC_CLK 边沿有效的时间 | 0.85 | ns | |
DBTR7 | toh(TRC_CLK-TRC_CTLI) | 输出保持时间,TRC_CLK 边沿到 TRC_CTL 无效 | 0.85 | ns | |
3.3V 模式 | |||||
DBTR1 | tc(TRC_CLK) | TRC_CLK 周期时间 | 8.78 | ns | |
DBTR2 | tw(TRC_CLKH) | 脉冲宽度,TRC_CLK 高电平 | 3.64 | ns | |
DBTR3 | tw(TRC_CLKL) | 脉冲宽度,TRC_CLK 低电平 | 3.64 | ns | |
DBTR4 | tosu(TRC_DATAV-TRC_CLK) | 输出建立时间,TRC_DATA 到 TRC_CLK 边沿有效的时间 | 1.10 | ns | |
DBTR5 | toh(TRC_CLK-TRC_DATAI) | 输出保持时间,TRC_CLK 边沿到 TRC_DATA 无效 | 1.10 | ns | |
DBTR6 | tosu(TRC_CTLV-TRC_CLK) | 输出建立时间,TRC_CTL 到 TRC_CLK 边沿有效的时间 | 1.10 | ns | |
DBTR7 | toh(TRC_CLK-TRC_CTLI) | 输出保持时间,TRC_CLK 边沿到 TRC_CTL 无效 | 1.10 | ns |