米6体育平台手机版

ZHCSU79 December 2023 AM62P , AM62P-Q1

ADVANCE INFORMATION

1
1 特性
2 应用
3 说明
1. 3.1 功能方框图
4 器件比较
1. 4.1 相关米6体育平台手机版_好二三四
5 终端配置和功能
1. 5.1 引脚图
2. 5.2 引脚属性
  1. 11
  2. 12
3. 5.3 信号说明
  1. 14
  2. 5.3.1 CPSW3G
    1. 5.3.1.1 MAIN 域
      1. 17
      2. 18
      3. 19
      4. 20
  3. 5.3.2 CPTS
    1. 5.3.2.1 MAIN 域
      1. 23
  4. 5.3.3 CSI-2
    1. 5.3.3.1 MAIN 域
      1. 26
  5. 5.3.4 DDRSS
    1. 5.3.4.1 MAIN 域
      1. 29
  6. 5.3.5 DSI
    1. 5.3.5.1 MAIN 域
      1. 32
  7. 5.3.6 DSS
    1. 5.3.6.1 MAIN 域
      1. 35
  8. 5.3.7 ECAP
    1. 5.3.7.1 MAIN 域
      1. 38
      2. 39
      3. 40
  9. 5.3.8 仿真和调试
    1. 5.3.8.1 MAIN 域
      1. 43
    2. 5.3.8.2 MCU 域
      1. 45
  10. 5.3.9 EPWM
    1. 5.3.9.1 MAIN 域
      1. 48
      2. 49
      3. 50
      4. 51
  11. 5.3.10 EQEP
    1. 5.3.10.1 MAIN 域
      1. 54
      2. 55
      3. 56
  12. 5.3.11 GPIO
    1. 5.3.11.1 MAIN 域
      1. 59
      2. 60
    2. 5.3.11.2 MCU 域
      1. 62
  13. 5.3.12 GPMC
    1. 5.3.12.1 MAIN 域
      1. 65
  14. 5.3.13 I2C
    1. 5.3.13.1 MAIN 域
      1. 68
      2. 69
      3. 70
      4. 71
    2. 5.3.13.2 MCU 域
      1. 73
    3. 5.3.13.3 WKUP 域
      1. 75
  15. 5.3.14 MCAN
    1. 5.3.14.1 MAIN 域
      1. 78
      2. 79
    2. 5.3.14.2 MCU 域
      1. 81
      2. 82
  16. 5.3.15 MCASP
    1. 5.3.15.1 MAIN 域
      1. 85
      2. 86
      3. 87
  17. 5.3.16 MCSPI
    1. 5.3.16.1 MAIN 域
      1. 90
      2. 91
      3. 92
    2. 5.3.16.2 MCU 域
      1. 94
      2. 95
  18. 5.3.17 MDIO
    1. 5.3.17.1 MAIN 域
      1. 98
  19. 5.3.18 MMC
    1. 5.3.18.1 MAIN 域
      1. 101
      2. 102
      3. 103
  20. 5.3.19 OLDI
    1. 5.3.19.1 MAIN 域
      1. 106
  21. 5.3.20 OSPI
    1. 5.3.20.1 MAIN 域
      1. 109
  22. 5.3.21 电源
    1. 111
  23. 5.3.22 保留
    1. 113
  24. 5.3.23 系统和其他
    1. 5.3.23.1 启动模式配置
      1. 5.3.23.1.1 MAIN 域
        
        117
    2. 5.3.23.2 时钟
      1. 5.3.23.2.1 MCU 域
        
        120
      2. 5.3.23.2.2 WKUP 域
        
        122
    3. 5.3.23.3 系统
      1. 5.3.23.3.1 MAIN 域
        
        125
      2. 5.3.23.3.2 MCU 域
        
        127
      3. 5.3.23.3.3 WKUP 域
        
        129
    4. 5.3.23.4 VMON
      1. 131
  25. 5.3.24 计时器
    1. 5.3.24.1 MAIN 域
      1. 134
    2. 5.3.24.2 MCU 域
      1. 136
    3. 5.3.24.3 WKUP 域
      1. 138
  26. 5.3.25 UART
    1. 5.3.25.1 MAIN 域
      1. 141
      2. 142
      3. 143
      4. 144
      5. 145
      6. 146
      7. 147
    2. 5.3.25.2 MCU 域
      1. 149
    3. 5.3.25.3 WKUP 域
      1. 151
  27. 5.3.26 USB
    1. 5.3.26.1 MAIN 域
      1. 154
      2. 155
4. 5.4 引脚连接要求
6 规格
7 详细说明
8 应用、实现和布局
9 器件和文档支持
10修订历史记录
11机械、封装和可订购信息
1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

AMH|466

散热焊盘机械数据 (封装 | 引脚)

订购信息

zhcsu79_oa

6.11.5.19.1.1 具有 PHY 数据训练的 OSPI0

读取和写入数据有效窗口将因工艺、电压、温度和工作频率的变化而发生变化。可以实现数据训练方法，以动态配置最优读取和写入时序。实现数据训练可以在特定工艺、电压和频率工作条件下的温度范围内实现正常运行，同时实现更高的工作频率。

由于数据传输和接收时序参数会根据运行条件进行动态调整，因此未针对数据训练用例定义这些参数。

表 6-105 定义了具有数据训练的 OSPI0 所需的 DLL 延迟。表 6-106、图 6-88、图 6-89、表 6-107、图 6-90 和图 6-91 展示了具有数据训练的 OSPI0 的时序要求和开关特性。

表 6-105 用于 PHY 数据训练的 OSPI0 DLL 延迟映射

MODE	OSPI_PHY_CONFIGURATION_REG 位字段	延迟值
发送
所有模式	PHY_CONFIG_TX_DLL_DELAY_FLD，	⁽¹⁾
接收
所有模式	PHY_CONFIG_RX_DLL_DELAY_FLD	⁽²⁾

(1) 发送由训练软件确定的 DLL 延迟值

(2) 接收由训练软件确定的 DLL 延迟值

表 6-106 OSPI0 时序要求 – PHY 数据训练请参阅图 6-88 和图 6-89

编号			MODE	最小值	单位
O15	t_su(D-LBCLK)	在 OSPI0_DQS 有效边沿之前 OSPI0_D[7:0] 有效的建立时间	具有 DQS 的 DDR	⁽¹⁾	ns
O16	t_h(LBCLK-D)	在 OSPI0_DQS 有效边沿之后 OSPI0_D[7:0] 有效的保持时间	具有 DQS 的 DDR	⁽¹⁾	ns
O21	t_su(D-LBCLK)	在 OSPI0_DQS 有效边沿之前 OSPI0_D[7:0] 有效的建立时间	具有外部电路板环回的 SDR	⁽¹⁾	ns
O22	t_h(LBCLK-D)	在 OSPI0_DQS 有效边沿之后 OSPI0_D[7:0] 有效的保持时间	具有外部电路板环回的 SDR	⁽¹⁾	ns
	t_DVW	数据有效窗口 (O15 + O16)	1.8V，具有 DQS 的 DDR	1.6	ns
		数据有效窗口 (O15 + O16)	3.3V，具有 DQS 的 DDR	2.2	ns
		数据有效窗口 (O21 + O22)	1.8V，具有外部电路板环回的 SDR	2.3	ns
		数据有效窗口 (O21 + O22)	3.3V，具有外部电路板环回的 SDR	2.9	ns

(1) 当使用数据训练查找最佳数据有效窗口时，未定义 OSPI0_D[7:0] 输入的最小建立和保持时间要求。t_DVW 参数定义了所需的最小数据无效窗口。提供此参数来代替最小建立和最小保持时间，必须使用它来检查与所连接器件提供的数据有效窗口的兼容性。

图 6-88 OSPI0 时序要求 – PHY 数据训练，带 DQS 的 DDR

图 6-89 OSPI0 时序要求 – PHY 数据训练，带外部电路板环回的 SDR

表 6-107 OSPI 开关特性 - PHY 数据训练请参阅图 6-90 和图 6-91

编号	参数		MODE	最小值	最大值	单位
O1	t_c(CLK)	OSPI0_CLK 周期时间	1.8V，DDR	6.0	10	ns
O1			3.3V，DDR	7.5	10	ns
O7			1.8V，SDR	6.0	10	ns
O7			3.3V，SDR	7.5	10	ns
O2	t_w(CLKL)	OSPI0_CLK 低电平的脉冲持续时间	DDR	((0.475P⁽¹⁾) - 0.3)		ns
O8	t_w(CLKL)	OSPI0_CLK 低电平的脉冲持续时间	SDR	((0.475P⁽¹⁾) - 0.3)		ns
O3	t_w(CLKH)	OSPI0_CLK 高电平的脉冲持续时间	DDR	((0.475P⁽¹⁾) - 0.3)		ns
O9	t_w(CLKH)	OSPI0_CLK 高电平的脉冲持续时间	SDR	((0.475P⁽¹⁾) - 0.3)		ns
O4	t_d(CSn-CLK)	OSPI0_CSn[3:0] 有效边沿到 OSPI0_CLK 上升沿的延迟时间	DDR	((0.475P⁽¹⁾) + (0.975M⁽²⁾R⁽⁴⁾) + (0.04TD⁽⁵⁾) - 1)	((0.525P⁽¹⁾) + (1.025M⁽²⁾R⁽⁴⁾) + (0.11TD⁽⁵⁾) + 1)	ns
O10	t_d(CSn-CLK)	OSPI0_CSn[3:0] 有效边沿到 OSPI0_CLK 上升沿的延迟时间	SDR	((0.475P⁽¹⁾) + (0.975M⁽²⁾R⁽⁴⁾) + (0.04TD⁽⁵⁾) - 1)	((0.525P⁽¹⁾) + (1.025M⁽²⁾R⁽⁴⁾) + (0.11TD⁽⁵⁾) + 1)	ns
O5	t_d(CLK-CSn)	OSPI0_CLK 上升沿到 OSPI0_CSn[3:0] 无效边沿的延迟时间	DDR	((0.475P⁽¹⁾) + (0.975N⁽³⁾R⁽⁴⁾) - (0.04TD⁽⁵⁾) - 1)	((0.525P⁽¹⁾) + (1.025N⁽³⁾R⁽⁴⁾) - (0.11TD⁽⁵⁾) + 1)	ns
O11	t_d(CLK-CSn)	OSPI0_CLK 上升沿到 OSPI0_CSn[3:0] 无效边沿的延迟时间	SDR	((0.475P⁽¹⁾) + (0.975N⁽³⁾R⁽⁴⁾) - (0.04TD⁽⁵⁾) - 1)	((0.525P⁽¹⁾) + (1.025N⁽³⁾R⁽⁴⁾) - (0.11TD⁽⁵⁾) + 1)	ns
O6	t_d(CLK-D)	OSPI0_CLK 有效边沿到 OSPI0_D[7:0] 转换的延迟时间	DDR	⁽⁶⁾	⁽⁶⁾	ns
O12	t_d(CLK-D)	OSPI0_CLK 有效边沿到 OSPI0_D[7:0] 转换的延迟时间	SDR	⁽⁶⁾	⁽⁶⁾	ns
	t_DIVW	数据无效窗口（O6 最大值 - 最小值）	DDR		1.6	ns
	t_DIVW	数据无效窗口（O12 最大值 - 最小值）	SDR		1.6	ns

(1) P = SCLK 周期时间（以 ns 为单位）= OSPI0_CLK 周期时间（以 ns 为单位）

(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]

(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]

(4) R = 基准时钟周期时间（以 ns 为单位）

(5) TD = PHY_CONFIG_TX_DLL_DELAY_FLD

(6) 当使用数据训练查找最佳数据有效窗口时，不定义 OSPI0_D[7:0] 输出的最小和最大延迟时间。t_DIVW 参数定义了最大数据无效窗口。提供此参数来代替最小和最大延迟时间，必须使用它来检查与所连接器件的数据有效窗口要求的兼容性。

图 6-90 OSPI0 开关特性 – PHY DDR 数据训练

图 6-91 OSPI0 开关特性 – PHY SDR 数据训练