表 6-50 JTAG 时序条件
参数 |
最小值 |
最大值 |
单位 |
输入条件 |
SRI |
输入压摆率 |
0.5 |
2.0 |
V/ns |
输出条件 |
CL |
输出负载电容 |
5 |
15 |
pF |
PCB 连接要求 |
td(Trace Delay) |
每条引线的传播延迟 |
83.5 |
1000(1) |
ps |
td(Trace Mismatch Delay) |
所有引线之间的传播延迟不匹配 |
|
100 |
ps |
(1) 与 JTAG 信号引线相关的最大传播延迟对最大 TCK 工作频率有显著的影响。可以将跟踪延迟增加到超过该值,但必须降低 TCK 的工作频率以解决额外的跟踪延迟。
表 6-51 JTAG 时序要求 请参阅图 6-40
编号 |
|
最小值 |
最大值 |
单位 |
J1 |
tc(TCK) |
最小周期时间,TCK |
40(1) |
|
ns |
J2 |
tw(TCKH) |
最小脉冲宽度,TCK 高电平 |
0.4P(2) |
|
ns |
J3 |
tw(TCKL) |
最小脉冲宽度,TCK 低电平 |
0.4P(2) |
|
ns |
J4 |
tsu(TDI-TCK) |
最小输入建立时间,TDI 有效到 TCK 高电平 |
2 |
|
ns |
tsu(TMS-TCK) |
最小输入建立时间,TMS 有效到 TCK 高电平 |
2 |
|
ns |
J5 |
th(TCK-TDI) |
最小输入保持时间,从 TCK 高电平到 TDI 有效 |
3 |
|
ns |
th(TCK-TMS) |
最小输入保持时间,从 TCK 高电平到 TMS 有效 |
3 |
|
ns |
(1) 最大 TCK 工作频率假定所连接的调试器具有以下时序要求和开关特性。如果调试器超出任何这些假设,则必须降低 TCK 的工作频率以提供适当的时序裕度。
- 相对于 TCK 上升沿的最小 TDO 建立时间为 2ns
- 相对于 TCK 下降沿,TDI 和 TMS 输出延迟范围为 -12.9ns 至 13.9ns
(2) P = TCK 周期时间(以 ns 为单位)
表 6-52 JTAG 开关特征 请参阅图 6-40
编号 |
参数 |
最小值 |
最大值 |
单位 |
J6 |
td(TCKL-TDOI) |
最小延迟时间,TCK 低电平到 TDO 无效 |
0 |
|
ns |
J7 |
td(TCKL-TDOV) |
最大延迟时间,TCK 低电平到 TDO 有效 |
|
12 |
ns |