ZHCSN84G January   2021  – April 2024 AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
    1. 3.1 功能方框图
  5. 器件比较
    1. 4.1 相关米6体育平台手机版_好二三四
  6. 终端配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
      1.      11
      2.      12
    3. 5.3 信号说明
      1.      14
      2. 5.3.1  ADC
        1. 5.3.1.1 MAIN 域
          1.        17
      3. 5.3.2  CPSW3G
        1. 5.3.2.1 MAIN 域
          1.        20
          2.        21
          3.        22
      4. 5.3.3  CPTS
        1. 5.3.3.1 MAIN 域
          1.        25
          2.        26
      5. 5.3.4  DDRSS
        1. 5.3.4.1 MAIN 域
          1.        29
      6. 5.3.5  ECAP
        1. 5.3.5.1 MAIN 域
          1.        32
          2.        33
          3.        34
      7. 5.3.6  仿真和调试
        1. 5.3.6.1 MAIN 域
          1.        37
        2. 5.3.6.2 MCU 域
          1.        39
      8. 5.3.7  EPWM
        1. 5.3.7.1 MAIN 域
          1.        42
          2.        43
          3.        44
          4.        45
          5.        46
          6.        47
          7.        48
          8.        49
          9.        50
          10.        51
      9. 5.3.8  EQEP
        1. 5.3.8.1 MAIN 域
          1.        54
          2.        55
          3.        56
      10. 5.3.9  FSI
        1. 5.3.9.1 MAIN 域
          1.        59
          2.        60
          3.        61
          4.        62
          5.        63
          6.        64
          7.        65
          8.        66
      11. 5.3.10 GPIO
        1. 5.3.10.1 MAIN 域
          1.        69
          2.        70
        2. 5.3.10.2 MCU 域
          1.        72
      12. 5.3.11 GPMC
        1. 5.3.11.1 MAIN 域
          1.        75
      13. 5.3.12 I2C
        1. 5.3.12.1 MAIN 域
          1.        78
          2.        79
          3.        80
          4.        81
        2. 5.3.12.2 MCU 域
          1.        83
          2.        84
      14. 5.3.13 MCAN
        1. 5.3.13.1 MAIN 域
          1.        87
          2.        88
      15. 5.3.14 MCSPI
        1. 5.3.14.1 MAIN 域
          1.        91
          2.        92
          3.        93
          4.        94
          5.        95
        2. 5.3.14.2 MCU 域
          1.        97
          2.        98
      16. 5.3.15 MDIO
        1. 5.3.15.1 MAIN 域
          1.        101
      17. 5.3.16 MMC
        1. 5.3.16.1 MAIN 域
          1.        104
          2.        105
      18. 5.3.17 OSPI
        1. 5.3.17.1 MAIN 域
          1.        108
      19. 5.3.18 电源
        1.       110
      20. 5.3.19 PRU_ICSSG
        1. 5.3.19.1 MAIN 域
          1.        113
          2.        114
      21. 5.3.20 保留
        1.       116
      22. 5.3.21 SERDES
        1. 5.3.21.1 MAIN 域
          1.        119
      23. 5.3.22 系统和其他
        1. 5.3.22.1 启动模式配置
          1. 5.3.22.1.1 MAIN 域
            1.         123
        2. 5.3.22.2 时钟
          1. 5.3.22.2.1 MCU 域
            1.         126
        3. 5.3.22.3 系统
          1. 5.3.22.3.1 MAIN 域
            1.         129
          2. 5.3.22.3.2 MCU 域
            1.         131
        4. 5.3.22.4 VMON
          1.        133
      24. 5.3.23 计时器
        1. 5.3.23.1 MAIN 域
          1.        136
        2. 5.3.23.2 MCU 域
          1.        138
      25. 5.3.24 UART
        1. 5.3.24.1 MAIN 域
          1.        141
          2.        142
          3.        143
          4.        144
          5.        145
          6.        146
          7.        147
        2. 5.3.24.2 MCU 域
          1.        149
          2.        150
      26. 5.3.25 USB
        1. 5.3.25.1 MAIN 域
          1.        153
    4. 5.4 引脚连接要求
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  上电小时数 (POH)
    4. 6.4  建议运行条件
    5. 6.5  运行性能点
    6. 6.6  功耗摘要
    7. 6.7  电气特性
      1. 6.7.1  I2C 开漏和失效防护 (I2C OD FS) 电气特性
      2. 6.7.2  失效防护复位(FS 复位)电气特性
      3. 6.7.3  高频振荡器 (HFOSC) 电气特性
      4. 6.7.4  eMMCPHY 电气特性
      5. 6.7.5  SDIO 电气特性
      6. 6.7.6  LVCMOS 电气特性
      7. 6.7.7  ADC12B 电气特性
      8. 6.7.8  USB2PHY 电气特性
      9. 6.7.9  串行器/解串器 PHY 电气特性
      10. 6.7.10 DDR 电气特性
    8. 6.8  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.8.1 建议的 OTP 电子保险丝编程操作条件
      2. 6.8.2 硬件要求
      3. 6.8.3 编程序列
      4. 6.8.4 对硬件保修的影响
    9. 6.9  热阻特性
      1. 6.9.1 热阻特性
    10. 6.10 时序和开关特性
      1. 6.10.1 时序参数和信息
      2. 6.10.2 电源要求
        1. 6.10.2.1 电源压摆率要求
        2. 6.10.2.2 电源时序
          1. 6.10.2.2.1 上电时序
          2. 6.10.2.2.2 下电时序
      3. 6.10.3 系统时序
        1. 6.10.3.1 复位时序
        2. 6.10.3.2 安全信号时序
        3. 6.10.3.3 时钟时序
      4. 6.10.4 时钟规格
        1. 6.10.4.1 输入时钟/振荡器
          1. 6.10.4.1.1 MCU_OSC0 内部振荡器时钟源
            1. 6.10.4.1.1.1 负载电容
            2. 6.10.4.1.1.2 并联电容
          2. 6.10.4.1.2 MCU_OSC0 LVCMOS 数字时钟源
        2. 6.10.4.2 输出时钟
        3. 6.10.4.3 PLL
        4. 6.10.4.4 时钟和控制信号转换的建议系统预防措施
      5. 6.10.5 外设
        1. 6.10.5.1  CPSW3G
          1. 6.10.5.1.1 CPSW3G MDIO 时序
          2. 6.10.5.1.2 CPSW3G RMII 时序
          3. 6.10.5.1.3 CPSW3G RGMII 时序
          4. 6.10.5.1.4 CPSW3G IOSET
        2. 6.10.5.2  DDRSS
        3. 6.10.5.3  ECAP
        4. 6.10.5.4  EPWM
        5. 6.10.5.5  EQEP
        6. 6.10.5.6  FSI
        7. 6.10.5.7  GPIO
        8. 6.10.5.8  GPMC
          1. 6.10.5.8.1 GPMC 和 NOR 闪存 - 同步模式
          2. 6.10.5.8.2 GPMC 和 NOR 闪存 - 异步模式
          3. 6.10.5.8.3 GPMC 和 NAND 闪存 - 异步模式
          4. 6.10.5.8.4 GPMC0 IOSET
        9. 6.10.5.9  I2C
        10. 6.10.5.10 MCAN
        11. 6.10.5.11 MCSPI
          1. 6.10.5.11.1 MCSPI - 控制器模式
          2. 6.10.5.11.2 MCSPI - 外设模式
        12. 6.10.5.12 MMCSD
          1. 6.10.5.12.1 MMC0 - eMMC 接口
            1. 6.10.5.12.1.1 旧 SDR 模式
            2. 6.10.5.12.1.2 高速 SDR 模式
            3. 6.10.5.12.1.3 高速 DDR 模式
            4. 6.10.5.12.1.4 HS200 模式
          2. 6.10.5.12.2 MMC1 - SD/SDIO 接口
            1. 6.10.5.12.2.1 默认速度模式
            2. 6.10.5.12.2.2 高速模式
            3. 6.10.5.12.2.3 UHS–I SDR12 模式
            4. 6.10.5.12.2.4 UHS–I SDR25 模式
            5. 6.10.5.12.2.5 UHS–I SDR50 模式
            6. 6.10.5.12.2.6 UHS–I DDR50 模式
            7. 6.10.5.12.2.7 UHS–I SDR104 模式
        13. 6.10.5.13 CPTS
        14. 6.10.5.14 OSPI
          1. 6.10.5.14.1 OSPI0 PHY 模式
            1. 6.10.5.14.1.1 具有 PHY 数据训练的 OSPI0
            2. 6.10.5.14.1.2 无数据训练的 OSPI0
              1. 6.10.5.14.1.2.1 OSPI0 PHY SDR 时序
              2. 6.10.5.14.1.2.2 OSPI0 PHY DDR 时序
          2. 6.10.5.14.2 OSPI0 Tap 模式
            1. 6.10.5.14.2.1 OSPI0 Tap SDR 时序
            2. 6.10.5.14.2.2 OSPI0 Tap DDR 时序
        15. 6.10.5.15 PCIe
        16. 6.10.5.16 PRU_ICSSG
          1. 6.10.5.16.1 PRU_ICSSG 可编程实时单元 (PRU)
            1. 6.10.5.16.1.1 PRU_ICSSG PRU 直接 输出模式时序
            2. 6.10.5.16.1.2 PRU_ICSSG PRU 并行捕获模式时序
            3. 6.10.5.16.1.3 PRU_ICSSG PRU 移位模式时序
            4. 6.10.5.16.1.4 PRU_ICSSG PRU Σ-Δ 和外设接口
              1. 6.10.5.16.1.4.1 PRU_ICSSG PRU Σ-Δ 和外设接口时序
          2. 6.10.5.16.2 PRU_ICSSG 脉宽调制 (PWM)
            1. 6.10.5.16.2.1 PRU_ICSSG PWM 时序
          3. 6.10.5.16.3 PRU_ICSSG 工业以太网外设 (IEP)
            1. 6.10.5.16.3.1 PRU_ICSSG IEP 时序
          4. 6.10.5.16.4 PRU_ICSSG 通用异步接收器/发送器 (UART)
            1. 6.10.5.16.4.1 PRU_ICSSG UART 时序
          5. 6.10.5.16.5 PRU_ICSSG 增强型捕获外设 (ECAP)
            1. 6.10.5.16.5.1 PRU_ICSSG ECAP 时序
          6. 6.10.5.16.6 PRU_ICSSG RGMII、MII_RT 和开关
            1. 6.10.5.16.6.1 PRU_ICSSG MDIO 时序
            2. 6.10.5.16.6.2 PRU_ICSSG MII 时序
            3. 6.10.5.16.6.3 PRU_ICSSG RGMII 时序
        17. 6.10.5.17 计时器
        18. 6.10.5.18 UART
        19. 6.10.5.19 USB
      6. 6.10.6 仿真和调试
        1. 6.10.6.1 布线
        2. 6.10.6.2 JTAG
  8. 详细说明
    1. 7.1 概述
    2. 7.2 处理器子系统
      1. 7.2.1 Arm Cortex-A53 子系统
      2. 7.2.2 Arm Cortex-R5F 子系统 (R5FSS)
      3. 7.2.3 Arm Cortex-M4F (M4FSS)
    3. 7.3 加速器和协处理器
      1. 7.3.1 可编程实时单元子系统和工业通信子系统 (PRU_ICSSG)
    4. 7.4 其他子系统
      1. 7.4.1 PDMA 控制器
      2. 7.4.2 外设
        1. 7.4.2.1  ADC
        2. 7.4.2.2  DCC
        3. 7.4.2.3  双倍数据速率 (DDR) 外部存储器接口 (DDRSS)
        4. 7.4.2.4  ECAP
        5. 7.4.2.5  EPWM
        6. 7.4.2.6  ELM
        7. 7.4.2.7  ESM
        8. 7.4.2.8  GPIO
        9. 7.4.2.9  EQEP
        10. 7.4.2.10 通用存储器控制器 (GPMC)
        11. 7.4.2.11 I2C
        12. 7.4.2.12 MCAN
        13. 7.4.2.13 MCRC 控制器
        14. 7.4.2.14 MCSPI
        15. 7.4.2.15 MMCSD
        16. 7.4.2.16 OSPI
        17. 7.4.2.17 外设组件快速互连 (PCIe)
        18. 7.4.2.18 串行器/解串器 (SerDes) PHY
        19. 7.4.2.19 实时中断 (RTI/WWDT)
        20. 7.4.2.20 双模计时器 (DMTIMER)
        21. 7.4.2.21 UART
        22. 7.4.2.22 通用串行总线子系统 (USBSS)
  9. 应用、实施和布局
    1. 8.1 器件连接和布局基本准则
      1. 8.1.1 电源
        1. 8.1.1.1 电源设计
        2. 8.1.1.2 配电网络实施指南
      2. 8.1.2 外部振荡器
      3. 8.1.3 JTAG、仿真和跟踪
      4. 8.1.4 未使用的引脚
    2. 8.2 外设和接口的相关设计信息
      1. 8.2.1 DDR 电路板设计和布局布线指南
      2. 8.2.2 OSPI/QSPI/SPI 电路板设计和布局指南
        1. 8.2.2.1 无环回、内部 PHY 环回和内部焊盘环回
        2. 8.2.2.2 外部电路板环回
        3. 8.2.2.3 DQS(仅适用于八路 SPI 器件)
      3. 8.2.3 USB VBUS 设计指南
      4. 8.2.4 系统电源监测设计指南
      5. 8.2.5 高速差分信号布线指南
      6. 8.2.6 散热解决方案指导
    3. 8.3 时钟布线指南
      1. 8.3.1 振荡器路由
  10. 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ALV|441
散热焊盘机械数据 (封装 | 引脚)
订购信息

引脚连接要求

本节介绍了具有特定连接要求的封装焊球和未使用封装焊球的连接要求。

注:

除非另有说明,否则必须为所有电源焊球提供建议运行条件 一节中指定的电压。

注:

需要补充说明的是,“保持未连接状态”或“无连接”(NC) 表示这些器件焊球编号能连接任何信号布线。

表 5-80 连接要求
焊球编号 焊球名称 连接要求
A20
D11
MCU_SAFETY_ERRORn
TRSTn
这些焊球均必须通过单独的外部拉电阻器连接到 VSS,以确保如果 PCB 信号布线已连接并且未由连接的器件主动驱动,与这些焊球关联的输入会保持为有效的逻辑低电平。如果没有 PCB 信号布线连接到焊球,则可以使用内部下拉来保持有效的逻辑低电平。
D10
E10
B12
E18
B11
C11
C12
EMU0
EMU1
MCU_RESETz
RESET_REQz
TCK
TDI
TMS
这些焊球均必须通过单独的外部拉电阻器连接到相应的电源(1),以确保如果 PCB 信号布线已连接并且未由连接的器件主动驱动,则与这些焊球相关的输入会保持为有效的逻辑高电平。如果没有 PCB 信号布线连接到焊球,则可以使用内部上拉来保持有效的逻辑高电平。
A18
B18
E9
A10
I2C0_SCL
I2C0_SDA
MCU_I2C0_SCL
MCU_I2C0_SDA
这些焊球均必须通过单独的外部拉电阻器连接到相应的电源(1),以确保与这些焊球相关的输入保持为有效的逻辑高电平。
T20
U21
T18
U20
U18
U19
V20
V21
V19
T17
R16
W20
W21
V18
Y21
Y20
GPMC0_AD0
GPMC0_AD1
GPMC0_AD2
GPMC0_AD3
GPMC0_AD4
GPMC0_AD5
GPMC0_AD6
GPMC0_AD7
GPMC0_AD8
GPMC0_AD9
GPMC0_AD10
GPMC0_AD11
GPMC0_AD12
GPMC0_AD13
GPMC0_AD14
GPMC0_AD15
这些焊球均必须通过单独的外部拉电阻器连接到相应的电源(1)或 VSS,以确保与这些焊球相关的输入相应地保持为有效的逻辑高电平或低电平,从而选择所需的器件引导模式。
J13
G20
F20
E21,
D20
G21
F21
F19
E20
J15
J16
VDDA_ADC
ADC0_AIN0
ADC0_AIN1
ADC0_AIN2
ADC0_AIN3
ADC0_AIN4
ADC0_AIN5
ADC0_AIN6
ADC0_AIN7
ADC0_REFP
ADC0_REFN
如果不使用整个 ADC0,则必须将这些焊球中的每一个直接连接到 VSS。
G20
F20
E21,
D20
G21
F21
F19
E20
ADC0_AIN0
ADC0_AIN1
ADC0_AIN2
ADC0_AIN3
ADC0_AIN4
ADC0_AIN5
ADC0_AIN6
ADC0_AIN7
当 VDDA_ADC 连接到电源时,任何未使用的 ADC0_AIN[7:0] 焊球必须通过电阻拉至 VSS 或者直接连接到 VSS。
F7
G6
H7
J6
K7
L6
J8
VDDS_DDR
VDDS_DDR
VDDS_DDR
VDDS_DDR
VDDS_DDR
VDDS_DDR
VDDS_DDR_C
如果不使用 DDRSS0,则必须将这些焊球中的每一个直接连接到 VSS。
H2
H1
J5
K5
F6
H4
D2
C5
E2
D4
D3
F2
J2
L5
J3
J4
K3
J1
M5
K4
G4
G5
G2
H3
H5
F1
E1
F4
F3
E3
E4
B2
M2
A3
A2
B5
A4
B3
C4
C2
B4
N5
L4
L2
M3
N4
N3
M4
N2
C1
B1
N1
M1
E5
F5
D5
DDR0_ACT_n
DDR0_ALERT_n
DDR0_CAS_n
DDR0_PAR
DDR0_RAS_n
DDR0_WE_n
DDR0_A0
DDR0_A1
DDR0_A2
DDR0_A3
DDR0_A4
DDR0_A5
DDR0_A6
DDR0_A7
DDR0_A8
DDR0_A9
DDR0_A10
DDR0_A11
DDR0_A12
DDR0_A13
DDR0_BA0
DDR0_BA1
DDR0_BG0
DDR0_BG1
DDR0_CAL0
DDR0_CK0
DDR0_CK0_n
DDR0_CKE0
DDR0_CKE1
DDR0_CS0_n
DDR0_CS1_n
DDR0_DM0
DDR0_DM1
DDR0_DQ0
DDR0_DQ1
DDR0_DQ2
DDR0_DQ3
DDR0_DQ4
DDR0_DQ5
DDR0_DQ6
DDR0_DQ7
DDR0_DQ8
DDR0_DQ9
DDR0_DQ10
DDR0_DQ11
DDR0_DQ12
DDR0_DQ13
DDR0_DQ14
DDR0_DQ15
DDR0_DQS0
DDR0_DQS0_n
DDR0_DQS1
DDR0_DQS1_n
DDR0_ODT0
DDR0_ODT1
DDR0_RESET0_n
如果不使用 DDRSS0,请保持未连接状态。注意:仅当 VDDS_DDR 和 VDDS_DDR_C 连接到 VSS 时,此列表中的 DDR0 引脚才能保持未连接状态。当 VDDS_DDR 和 VDDS_DDR_C 连接到电源时,必须按照 AM64x\AM243x DDR 电路板设计和布局布线指南中的定义来连接 DDR0 引脚。
K13
H14
VDD_MMC0
VDD_DLL_MMC0
如果不使用 MMC0,则这些焊球每一个均必须与 VDD_CORE 连接到同一电源。
K14 VDDS_MMC0 如果不使用 MMC0,则这些焊球每一个均必须连接到任何不违反器件电源时序要求的 1.8V 电源。
F18
G18
J21
G19
K20
J20
J18
J17
H17
H19
H18
G17
MMC0_CALPAD
MMC0_CLK
MMC0_CMD
MMC0_DS
MMC0_DAT0
MMC0_DAT1
MMC0_DAT2
MMC0_DAT3
MMC0_DAT4
MMC0_DAT5
MMC0_DAT6
MMC0_DAT7
如果不使用 MMC0,则这些焊球每一个均必须保持未连接状态。
H15
K15
VDDA_3P3_SDIO
CAP_VDDSHV_MMC1
如果不使用 SDIO_LDO 来为 VDDSHV5 供电,则必须将这些焊球中的每一个直接连接到 VSS。
P12
P13
P11
R14
VDDA_0P85_SERDES0
VDDA_0P85_SERDES0
VDDA_0P85_SERDES0_C
VDDA_1P8_SERDES0
如果不使用 SERDES0 并且需要器件边界扫描功能,这些焊球均必须连接至有效电源。如果不使用 SERDES0,并且不需要器件边界扫描功能,这些焊球均可以直接连接到 VSS。
T13
W16
W17
Y15
Y16
AA16
AA17
SERDES0_REXT
SERDES0_REFCLK0N
SERDES0_REFCLK0P
SERDES0_RX0_N
SERDES0_RX0_P
SERDES0_TX0_N
SERDES0_TX0_P
如果不使用 SERDES0,请保持未连接状态。注意:仅当 VDDA_0P85_SERDES0、VDDA_0P85_SERDES0_C 和 VDDA_1P8_SERDES0 连接到 VSS 时,SERDES0_REXT 引脚才能保持未连接状态。当 VDDA_0P85_SERDES0、VDDA_0P85_SERDES0_C 和 VDDA_1P8_SERDES0 连接到电源时,SERDES0_REXT 引脚必须通过适当的外部电阻器连接到 VSS。
T12
R15
R13
VDDA_0P85_USB0
VDDA_1P8_USB0
VDDA_3P3_USB0
如果不使用 USB0,则必须将这些焊球中的每一个直接连接到 VSS。
AA20
AA19
U16
U17
T14
USB0_DM
USB0_DP
USB0_ID
USB0_RCALIB
USB0_VBUS
如果不使用 USB0,请保持未连接状态。注意:仅当 VDDA_0P85_USB0、VDDA_1P8_USB0 和 VDDA_3P3_USB0 连接到 VSS 时,USB0_RCALIB 引脚才能保持未连接状态。当 VDDA_0P85_USB0、VDDA_1P8_USB0 和 VDDA_3P3_USB0 连接到电源时,USB0_RCALIB 引脚必须通过适当的外部电阻器连接到 VSS。
K10 VMON_VSYS 如果不使用 VMON_VSYS,这个焊球必须直接连接至 VSS。
K16
E12
F13
F14
VMON_1P8_MCU
VMON_1P8_SOC
VMON_3P3_MCU
VMON_3P3_SOC
如果 VMON_1P8_MCU、VMON_1P8_SOC、VMON_3P3_MCU 和 VMON_3P3_SOC 未用于监控 MCU 和 SOC 电源轨,则这些焊球仍必须连接到各自的 1.8V 和 3.3V 电源轨。
要确定与任何 IO 关联的电源,请参阅引脚属性 表中的“电源”一列。

注:

内部拉电阻器很弱,在某些工作条件下可能无法提供足够的电流来保持有效的逻辑电平。当连接到具有相反逻辑电平泄漏的元件时,或者当外部噪声源与连接到仅由内部电阻器拉至有效逻辑电平的焊球的信号布线耦合时,可能会出现这种情况。因此,建议使用外部拉电阻器来在具有外部连接的焊球上保持有效的逻辑电平。

很多处理器 I/O 默认处于关闭状态,并且可能需要外部拉电阻器才能将任何所连接器件的输入保持在有效逻辑状态,直到软件初始化相应的 I/O。引脚属性 表的“复位 RX/TX/PULL 期间的焊球状态”和“复位 RX/TX/PULL 后的焊球状态”列中定义了可配置器件 IO 的状态。任何输入缓冲器(RX)关闭的 IO 都可以浮动,而不会损坏器件。但是,任何已打开输入缓冲器 (RX) 的 IO 不得浮动到 VILSS 和 VIHSS 之间的任何电位。输入缓冲器可以进入高电流状态,如果允许在这些电平之间浮动,则可能会损坏 IO 单元。