ZHCSN84G January 2021 – April 2024 AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442
PRODUCTION DATA
本节介绍了具有特定连接要求的封装焊球和未使用封装焊球的连接要求。
除非另有说明,否则必须为所有电源焊球提供建议运行条件 一节中指定的电压。
需要补充说明的是,“保持未连接状态”或“无连接”(NC) 表示这些器件焊球编号不能连接任何信号布线。
焊球编号 | 焊球名称 | 连接要求 |
---|---|---|
A20 D11 |
MCU_SAFETY_ERRORn TRSTn |
这些焊球均必须通过单独的外部拉电阻器连接到 VSS,以确保如果 PCB 信号布线已连接并且未由连接的器件主动驱动,与这些焊球关联的输入会保持为有效的逻辑低电平。如果没有 PCB 信号布线连接到焊球,则可以使用内部下拉来保持有效的逻辑低电平。 |
D10 E10 B12 E18 B11 C11 C12 |
EMU0 EMU1 MCU_RESETz RESET_REQz TCK TDI TMS |
这些焊球均必须通过单独的外部拉电阻器连接到相应的电源(1),以确保如果 PCB 信号布线已连接并且未由连接的器件主动驱动,则与这些焊球相关的输入会保持为有效的逻辑高电平。如果没有 PCB 信号布线连接到焊球,则可以使用内部上拉来保持有效的逻辑高电平。 |
A18 B18 E9 A10 |
I2C0_SCL I2C0_SDA MCU_I2C0_SCL MCU_I2C0_SDA |
这些焊球均必须通过单独的外部拉电阻器连接到相应的电源(1),以确保与这些焊球相关的输入保持为有效的逻辑高电平。 |
T20 U21 T18 U20 U18 U19 V20 V21 V19 T17 R16 W20 W21 V18 Y21 Y20 |
GPMC0_AD0 GPMC0_AD1 GPMC0_AD2 GPMC0_AD3 GPMC0_AD4 GPMC0_AD5 GPMC0_AD6 GPMC0_AD7 GPMC0_AD8 GPMC0_AD9 GPMC0_AD10 GPMC0_AD11 GPMC0_AD12 GPMC0_AD13 GPMC0_AD14 GPMC0_AD15 |
这些焊球均必须通过单独的外部拉电阻器连接到相应的电源(1)或 VSS,以确保与这些焊球相关的输入相应地保持为有效的逻辑高电平或低电平,从而选择所需的器件引导模式。 |
J13 G20 F20 E21, D20 G21 F21 F19 E20 J15 J16 |
VDDA_ADC ADC0_AIN0 ADC0_AIN1 ADC0_AIN2 ADC0_AIN3 ADC0_AIN4 ADC0_AIN5 ADC0_AIN6 ADC0_AIN7 ADC0_REFP ADC0_REFN |
如果不使用整个 ADC0,则必须将这些焊球中的每一个直接连接到 VSS。 |
G20 F20 E21, D20 G21 F21 F19 E20 |
ADC0_AIN0 ADC0_AIN1 ADC0_AIN2 ADC0_AIN3 ADC0_AIN4 ADC0_AIN5 ADC0_AIN6 ADC0_AIN7 |
当 VDDA_ADC 连接到电源时,任何未使用的 ADC0_AIN[7:0] 焊球必须通过电阻拉至 VSS 或者直接连接到 VSS。 |
F7 G6 H7 J6 K7 L6 J8 |
VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR_C |
如果不使用 DDRSS0,则必须将这些焊球中的每一个直接连接到 VSS。 |
H2 H1 J5 K5 F6 H4 D2 C5 E2 D4 D3 F2 J2 L5 J3 J4 K3 J1 M5 K4 G4 G5 G2 H3 H5 F1 E1 F4 F3 E3 E4 B2 M2 A3 A2 B5 A4 B3 C4 C2 B4 N5 L4 L2 M3 N4 N3 M4 N2 C1 B1 N1 M1 E5 F5 D5 |
DDR0_ACT_n DDR0_ALERT_n DDR0_CAS_n DDR0_PAR DDR0_RAS_n DDR0_WE_n DDR0_A0 DDR0_A1 DDR0_A2 DDR0_A3 DDR0_A4 DDR0_A5 DDR0_A6 DDR0_A7 DDR0_A8 DDR0_A9 DDR0_A10 DDR0_A11 DDR0_A12 DDR0_A13 DDR0_BA0 DDR0_BA1 DDR0_BG0 DDR0_BG1 DDR0_CAL0 DDR0_CK0 DDR0_CK0_n DDR0_CKE0 DDR0_CKE1 DDR0_CS0_n DDR0_CS1_n DDR0_DM0 DDR0_DM1 DDR0_DQ0 DDR0_DQ1 DDR0_DQ2 DDR0_DQ3 DDR0_DQ4 DDR0_DQ5 DDR0_DQ6 DDR0_DQ7 DDR0_DQ8 DDR0_DQ9 DDR0_DQ10 DDR0_DQ11 DDR0_DQ12 DDR0_DQ13 DDR0_DQ14 DDR0_DQ15 DDR0_DQS0 DDR0_DQS0_n DDR0_DQS1 DDR0_DQS1_n DDR0_ODT0 DDR0_ODT1 DDR0_RESET0_n |
如果不使用 DDRSS0,请保持未连接状态。注意:仅当 VDDS_DDR 和 VDDS_DDR_C 连接到 VSS 时,此列表中的 DDR0 引脚才能保持未连接状态。当 VDDS_DDR 和 VDDS_DDR_C 连接到电源时,必须按照 AM64x\AM243x DDR 电路板设计和布局布线指南中的定义来连接 DDR0 引脚。 |
K13 H14 |
VDD_MMC0 VDD_DLL_MMC0 |
如果不使用 MMC0,则这些焊球每一个均必须与 VDD_CORE 连接到同一电源。 |
K14 | VDDS_MMC0 | 如果不使用 MMC0,则这些焊球每一个均必须连接到任何不违反器件电源时序要求的 1.8V 电源。 |
F18 G18 J21 G19 K20 J20 J18 J17 H17 H19 H18 G17 |
MMC0_CALPAD MMC0_CLK MMC0_CMD MMC0_DS MMC0_DAT0 MMC0_DAT1 MMC0_DAT2 MMC0_DAT3 MMC0_DAT4 MMC0_DAT5 MMC0_DAT6 MMC0_DAT7 |
如果不使用 MMC0,则这些焊球每一个均必须保持未连接状态。 |
H15 K15 |
VDDA_3P3_SDIO CAP_VDDSHV_MMC1 |
如果不使用 SDIO_LDO 来为 VDDSHV5 供电,则必须将这些焊球中的每一个直接连接到 VSS。 |
P12 P13 P11 R14 |
VDDA_0P85_SERDES0 VDDA_0P85_SERDES0 VDDA_0P85_SERDES0_C VDDA_1P8_SERDES0 |
如果不使用 SERDES0 并且需要器件边界扫描功能,这些焊球均必须连接至有效电源。如果不使用 SERDES0,并且不需要器件边界扫描功能,这些焊球均可以直接连接到 VSS。 |
T13 W16 W17 Y15 Y16 AA16 AA17 |
SERDES0_REXT SERDES0_REFCLK0N SERDES0_REFCLK0P SERDES0_RX0_N SERDES0_RX0_P SERDES0_TX0_N SERDES0_TX0_P |
如果不使用 SERDES0,请保持未连接状态。注意:仅当 VDDA_0P85_SERDES0、VDDA_0P85_SERDES0_C 和 VDDA_1P8_SERDES0 连接到 VSS 时,SERDES0_REXT 引脚才能保持未连接状态。当 VDDA_0P85_SERDES0、VDDA_0P85_SERDES0_C 和 VDDA_1P8_SERDES0 连接到电源时,SERDES0_REXT 引脚必须通过适当的外部电阻器连接到 VSS。 |
T12 R15 R13 |
VDDA_0P85_USB0 VDDA_1P8_USB0 VDDA_3P3_USB0 |
如果不使用 USB0,则必须将这些焊球中的每一个直接连接到 VSS。 |
AA20 AA19 U16 U17 T14 |
USB0_DM USB0_DP USB0_ID USB0_RCALIB USB0_VBUS |
如果不使用 USB0,请保持未连接状态。注意:仅当 VDDA_0P85_USB0、VDDA_1P8_USB0 和 VDDA_3P3_USB0 连接到 VSS 时,USB0_RCALIB 引脚才能保持未连接状态。当 VDDA_0P85_USB0、VDDA_1P8_USB0 和 VDDA_3P3_USB0 连接到电源时,USB0_RCALIB 引脚必须通过适当的外部电阻器连接到 VSS。 |
K10 | VMON_VSYS | 如果不使用 VMON_VSYS,这个焊球必须直接连接至 VSS。 |
K16 E12 F13 F14 |
VMON_1P8_MCU VMON_1P8_SOC VMON_3P3_MCU VMON_3P3_SOC |
如果 VMON_1P8_MCU、VMON_1P8_SOC、VMON_3P3_MCU 和 VMON_3P3_SOC 未用于监控 MCU 和 SOC 电源轨,则这些焊球仍必须连接到各自的 1.8V 和 3.3V 电源轨。 |
内部拉电阻器很弱,在某些工作条件下可能无法提供足够的电流来保持有效的逻辑电平。当连接到具有相反逻辑电平泄漏的元件时,或者当外部噪声源与连接到仅由内部电阻器拉至有效逻辑电平的焊球的信号布线耦合时,可能会出现这种情况。因此,建议使用外部拉电阻器来在具有外部连接的焊球上保持有效的逻辑电平。
很多处理器 I/O 默认处于关闭状态,并且可能需要外部拉电阻器才能将任何所连接器件的输入保持在有效逻辑状态,直到软件初始化相应的 I/O。引脚属性 表的“复位 RX/TX/PULL 期间的焊球状态”和“复位 RX/TX/PULL 后的焊球状态”列中定义了可配置器件 IO 的状态。任何输入缓冲器(RX)关闭的 IO 都可以浮动,而不会损坏器件。但是,任何已打开输入缓冲器 (RX) 的 IO 不得浮动到 VILSS 和 VIHSS 之间的任何电位。输入缓冲器可以进入高电流状态,如果允许在这些电平之间浮动,则可能会损坏 IO 单元。