ZHCSN84G January 2021 – April 2024 AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442
PRODUCTION DATA
表 6-24、表 6-25、图 6-23、表 6-26、图 6-24、表 6-27 和图 6-25 展示了 CPSW3G RMII 的时序条件、要求和开关特性。
参数 | 最小值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
输入条件 | |||||
SRI | 输入压摆率 | VDD(1) = 1.8V | 0.18 | 0.54 | V/ns |
VDD(1) = 3.3V | 0.4 | 1.2 | V/ns | ||
输出条件 | |||||
CL | 输出负载电容 | 3 | 25 | pF |
编号 | 参数 | 说明 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|---|
RMII1 | tc(REF_CLK) | 周期时间,RMII[x]_REF_CLK | 19.999 | 20.001 | ns |
RMII2 | tw(REF_CLKH) | 脉冲持续时间,RMII[x]_REF_CLK 高电平 | 7 | 13 | ns |
RMII3 | tw(REF_CLKL) | 脉冲持续时间,RMII[x]_REF_CLK 低电平 | 7 | 13 | ns |
编号 | 参数 | 说明 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|---|
RMII4 | tsu(RXD-REF_CLK) | 建立时间,在 RMII[x]_REF_CLK 之前 RMII[x]_RXD[1:0] 有效 | 4 | ns | |
tsu(CRS_DV-REF_CLK) | 建立时间,在 RMII[x]_REF_CLK 之前 RMII[x]_CRS_DV 有效 | 4 | ns | ||
tsu(RX_ER-REF_CLK) | 建立时间,在 RMII[x]_REF_CLK 之前 RMII[x]_RX_ER 有效 | 4 | ns | ||
RMII5 | th(REF_CLK-RXD) | 保持时间,在 RMII[x]_REF_CLK 之后 RMII[x]_RXD[1:0] 有效 | 2 | ns | |
th(REF_CLK-CRS_DV) | 保持时间,在 RMII[x]_REF_CLK 之后 RMII[x]_CRS_DV 有效 | 2 | ns | ||
th(REF_CLK-RX_ER) | 保持时间,在 RMII[x]_REF_CLK 之后 RMII[x]_RX_ER 有效 | 2 | ns |
编号 | 参数 | 说明 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|---|
RMII6 | td(REF_CLK-TXD) | 延迟时间,RMII[x]_REF_CLK 高电平到 RMII[x]_ TXD[1:0] 有效 | 2 | 10 | ns |
td(REF_CLK-TX_EN) | 延迟时间,RMII[x]_REF_CLK 到 RMII[x]_TX_EN 有效 | 2 | 10 | ns |