ZHCSN84G January 2021 – April 2024 AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442
PRODUCTION DATA
表 6-72、图 6-60、表 6-73 和图 6-61 展示了 MMC0 的时序要求和开关特性 – 高速 SDR 模式。
编号 | 最小值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
HSSDR1 | tsu(cmdV-clkH) | 建立时间,在 MMC0_CLK 上升沿之前 MMC0_CMD 有效 | 2.55 | ns | |
HSSDR2 | th(clkH-cmdV) | 保持时间,在 MMC0_CLK 上升沿之后 MMC0_CMD 有效 | 2.67 | ns | |
HSSDR3 | tsu(dV-clkH) | 建立时间,在 MMC0_CLK 上升沿之前 MMC0_DAT[7:0] 有效 | 2.55 | ns | |
HSSDR4 | th(clkH-dV) | 保持时间,在 MMC0_CLK 上升沿之后 MMC0_DAT[7:0] 有效 | 2.67 | ns |
编号 | 参数 | 最小值 | 最大值 | 单位 | |
---|---|---|---|---|---|
fop(clk) | 工作频率,MMC0_CLK | 50 | MHz | ||
HSSDR5 | tc(clk) | 周期时间,MMC0_CLK | 20 | ns | |
HSSDR6 | tw(clkH) | 脉冲持续时间,MMC0_CLK 高电平 | 9.2 | ns | |
HSSDR7 | tw(clkL) | 脉冲持续时间,MMC0_CLK 低电平 | 9.2 | ns | |
HSSDR8 | td(clkL-cmdV) | 延迟时间,MMC0_CLK 下降沿到 MMC0_CMD 转换 | -2.3 | 2.9 | ns |
HSSDR9 | td(clkL-dV) | 延迟时间,MMC0_CLK 下降沿到 MMC0_DAT[7:0] 转换 | -2.3 | 2.9 | ns |