ZHCSN84G January 2021 – April 2024 AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442
PRODUCTION DATA
为了确保器件数据表中发布的 MII_G_RT I/O 时序值,必须将 PRU_ICSSG ICSSGn_CORE_CLK(其中 n = 0 至 1)内核时钟配置为 200MHz、225MHz 或 250MHz,并且必须将 ICSSG_TXCFG0/1 寄存器中的 TX_CLK_DELAYn(其中 n = 0 或 1)位字段设置为 0h(默认值)。
表 6-131、表 6-132、图 6-106、表 6-133、图 6-107、表 6-134、图 6-108、表 6-135 和图 6-109 展示了 PRU_ICSSG MII 的时序条件、要求和开关特性。
参数 | 最小值 | 最大值 | 单位 | |
---|---|---|---|---|
输入条件 | ||||
SRI | 输入压摆率 | 0.9 | 3.6 | V/ns |
输出条件 | ||||
CL | 输出负载电容 | 2 | 20 | pF |
编号 | 参数 | 说明 | 模式 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|---|---|
PMIR1 | tc(RX_CLK) | 周期时间,MII[x]_RX_CLK | 10Mbps | 399.96 | 400.04 | ns |
100Mbps | 39.996 | 40.004 | ns | |||
PMIR2 | tw(RX_CLKH) | 脉冲持续时间,MII[x]_RX_CLK 高电平 | 10Mbps | 140 | 260 | ns |
100Mbps | 14 | 26 | ns | |||
PMIR3 | tw(RX_CLKL) | 脉冲持续时间,MII[x]_RX_CLK 低电平 | 10Mbps | 140 | 260 | ns |
100Mbps | 14 | 26 | ns |
编号 | 参数 | 说明 | 模式 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|---|---|
PMIR4 | tsu(RXD-RX_CLK) | 建立时间,在 MII[x]_RX_CLK 之前 MII[x]_RXD[3:0] 有效 | 10Mbps | 8 | ns | |
tsu(RX_DV-RX_CLK) | 建立时间,在 MII[x]_RX_CLK 之前 MII[x]_RX_DV 有效 | 8 | ns | |||
tsu(RX_ER-RX_CLK) | 建立时间,在 MII[x]_RX_CLK 之前 MII[x]_RX_ER 有效 | 8 | ns | |||
tsu(RXD-RX_CLK) | 建立时间,在 MII[x]_RX_CLK 之前 MII[x]_RXD[3:0] 有效 | 100Mbps | 8 | ns | ||
tsu(RX_DV-RX_CLK) | 建立时间,在 MII[x]_RX_CLK 之前 MII[x]_RX_DV 有效 | 8 | ns | |||
tsu(RX_ER-RX_CLK) | 建立时间,在 MII[x]_RX_CLK 之前 MII[x]_RX_ER 有效 | 8 | ns | |||
PMIR5 | th(RX_CLK-RXD) | 保持时间,在 MII[x]_ RX_CLK 之后 MII[x]_RXD[3:0] 有效 | 10Mbps | 8 | ns | |
th(RX_CLK-RX_DV) | 保持时间,在 MII[x]_RX_CLK 之后 MII[x]_RX_DV 有效 | 8 | ns | |||
th(RX_CLK-RX_ER) | 保持时间,在 MII[x]_RX_CLK 之后 MII[x]_RX_ER 有效 | 8 | ns | |||
th(RX_CLK-RXD) | 保持时间,在 MII[x]_ RX_CLK 之后 MII[x]_RXD[3:0] 有效 | 100Mbps | 8 | ns | ||
th(RX_CLK-RX_DV) | 保持时间,在 MII[x]_RX_CLK 之后 MII[x]_RX_DV 有效 | 8 | ns | |||
th(RX_CLK-RX_ER) | 保持时间,在 MII[x]_RX_CLK 之后 MII[x]_RX_ER 有效 | 8 | ns |
编号 | 参数 | 说明 | 模式 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|---|---|
PMIT1 | tc(TX_CLK) | 周期时间,MII[x]_TX_CLK | 10Mbps | 399.96 | 400.04 | ns |
100Mbps | 39.996 | 40.004 | ns | |||
PMIT2 | tw(TX_CLKH) | 脉冲持续时间,MII[x]_TX_CLK 高电平 | 10Mbps | 140 | 260 | ns |
100Mbps | 14 | 26 | ns | |||
PMIT3 | tw(TX_CLKL) | 脉冲持续时间,MII[x]_TX_CLK 低电平 | 10Mbps | 140 | 260 | ns |
100Mbps | 14 | 26 | ns |
编号 | 参数 | 说明 | 模式 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|---|---|
PMIT4 | td(TX_CLK-TXD) | 延迟时间,MII[x]_TX_CLK 高电平到 MII[x]_TXD[3:0] 有效 | 10Mbps | 0 | 25 | ns |
td(TX_CLK-TX_EN) | 延迟时间,MII[x]_TX_CLK 到 MII[x]_TX_EN 有效 | 0 | 25 | ns | ||
td(TX_CLK-TXD) | 延迟时间,MII[x]_TX_CLK 高电平到 MII[x]_TXD[3:0] 有效 | 100Mbps | 0 | 25 | ns | |
td(TX_CLK-TX_EN) | 延迟时间,MII[x]_TX_CLK 到 MII[x]_TX_EN 有效 | 0 | 25 | ns |