ZHCSVX0 March 2024 AM67 , AM67A
ADVANCE INFORMATION
表 6-106、图 6-79、表 6-107 和图 6-80 展示了 MMC0 的时序要求和开关特性 – UHS-I SDR25 模式。
编号 | 最小值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
SDR251 | tsu(cmdV-clkH) | 建立时间,在 MMC0_CLK 上升沿之前 MMC0_CMD 有效 | 2.15 | ns | |
SDR252 | th(clkH-cmdV) | 保持时间,在 MMC0_CLK 上升沿之后 MMC0_CMD 有效 | 1.27 | ns | |
SDR253 | tsu(dV-clkH) | 建立时间,在 MMC0_CLK 上升沿之前 MMC0_DAT[3:0] 有效 | 2.15 | ns | |
SDR254 | th(clkH-dV) | 保持时间,在 MMC0_CLK 上升沿之后 MMC0_DAT[3:0] 有效 | 1.27 | ns |
编号 | 参数 | 最小值 | 最大值 | 单位 | |
---|---|---|---|---|---|
fop(clk) | 工作频率,MMC0_CLK | 50 | MHz | ||
SDR255 | tc(clk) | 周期时间,MMC0_CLK | 20 | ns | |
SDR256 | tw(clkH) | 脉冲持续时间,MMC0_CLK 高电平 | 9.2 | ns | |
SDR257 | tw(clkL) | 脉冲持续时间,MMC0_CLK 低电平 | 9.2 | ns | |
SDR258 | td(clkL-cmdV) | 延迟时间,MMC0_CLK 上升沿到 MMC0_CMD 转换 | 2.4 | 8.1 | ns |
SDR259 | td(clkL-dV) | 延迟时间,MMC0_CLK 上升沿到 MMC0_DAT[3:0] 转换 | 2.4 | 8.1 | ns |