10 修订历史记录
All Revision History Changes Intro HTMLAugust 18, 2023 to December 13, 2024 (from RevisionA (August 2023)to RevisionB (DECEMBER 2024))
- (特性):删除了显示子系统支持:下的“OLDI/LVDS(4 通道 - 2 个)和 24 位 RGB 并行接口”要点Go
-
通篇:在适用的情况下,为 PMIC_WAKE0 和 PMIC_WAKE1 信号添加了“(低电平有效)”并验证了“O”引脚类型。从信号和焊球名称中删除了“n”后缀Go
- (特性):更新了/更改了 CSI2.0 要点并添加了子要点Go
- (引脚属性):为“引脚属性表头列表”中的每个列标题添加了更多说明Go
- (引脚属性):在引脚属性(ALZ 封装)表中添加了 MMC0_* 引脚的“复位期间的焊球状态”和“复位之后的焊球状态”信息Go
- (VMON 信号说明):更新/更改了 VMON2_IR_VCPU 信号名称的说明
Go
- (CSI2/DSI D-PHY 电气特性):删除该表并添加了合规性规格注释Go
- (SERDES 电气特性):添加了 USXGMII 注释以表明符合 IEEE 802.3 第 72-7 条和附录 69BGo
- (OTP 电子保险丝编程 ROC):从脚注中删除了旧的 PMIC 器件型号Go
- (建议的 OTP 电子保险丝编程操作条件):添加了 SR(VPP) VPP 上电压摆率参数以阐明与此参数相关的限值仅适用于上电期间Go
- (组合式 MCU 域和 Main 域上电时序):更新了以“VDD_MCU 是数字电压域…”开头的注释,以澄清 VDD_MCU 分组和序列限制Go
- (隔离式 MCU 域和 Main 域上电时序):更新了以“VDD_MCU 是数字电压域…”开头的注释,以澄清 VDD_MCU 分组和序列限制Go
- (WKUP_OSC0 内部振荡器时钟源):更新/更改了 WKUP_OSC0 晶体电气特性 表中的 Cshunt 晶体电路并联电容内容Go
- (WKUP_OSC0 内部振荡器时钟源):添加了脚注以定义基于 Cshunt 晶体电路并联电容参数选择结果的最大 ESRxtal 晶体有效串联电阻值Go
- (WKUP_OSC0 开关特性 - 晶体模式 [表]):将 XI、XO 和 XI 更新/更改为 XO 电容最大值Go
- (辅助 OSC1 内部振荡器时钟源):更新/更改了 OSC1 晶体电气特性 表中的 Cshunt 晶体电路并联电容内容Go
- (OSC1 开关特性 - 晶体模式 [表]):将 XI、XO 和 XI 更新/更改为 XO 电容最大值表中的值Go
- (GPIO):更新/更改了仅包含 TRM 和信号说明参考的导入内容Go
- (GPIO):将 GPIO 时序条件 表中的 SRI 输入压摆率 I2C OD FS 最大值从 0.8V/ns 更新/更改为 0.08V/nsGo
- (HyperBus):在“HyperBus 时序条件”表中的“输出条件”下添加了“CL,输出负载电容”的最小值和最大值Go
- (I2C 时序):将 I2C 信号上升和下降时间要点的压摆率拼写错误从 0.8V/ns 更新/更改为 0.08V/ns(相当于所述的 8E+7 值)Go
- (MCSPI 时序要求 - 控制器模式):将 SM1 tc(spiclk) 周期时间 (SPI_CLK) 最小值从 20.8ns 更新/更改为 20nsGo
- (MCSPI 开关特性 - 外设模式):将 SS1 tc(spiclk) 周期时间 (SPI_CLK) 最小值从 20.8ns 更新/更改为 20nsGo
- (MMC0 时序要求 - HS400 模式):添加了新表和关联的时序图像Go
- (MMC0 开关特性 - HS400 模式):将延迟时间参数 HS4008 和 HS4009 替换为输出建立和输出保持参数 HS4008、HS4009、HS40010 和 HS40011Go
- (eMMC 接口 - HS400 模式 - 发送器模式):更新了时序图以匹配与参数 HS4008、HS4009、HS40010 和 HS40011 相关的新定义Go
- (MMC1/2 - SD/SDIO 接口/UHS-I DDR50 模式):将 fop(clk) 工作频率 (MMC[x]_CLK) 最大值从 40MHz 更新/更改为 50MHzGo
- (MMC1/2 - SD/SDIO 接口/UHS-I DDR50 模式):将 DDR505 的 tc(clk) 周期时间 (MMC[x]_CLK) 最小值从 25ns 更新/更改为 20nsGo
- (OSPI 时序条件):向表中添加了输入压摆率对应的“1.8V,具有 DQS 的 PHY 数据训练 DDR”行Go
- (OSPI 时序条件):更新了“3.3V”和“所有其他模式”模式说明Go
- (具有 PHY 数据训练的 OSPI0/1):新增了新的部分Go
- (OSPI 开关特性 - PHY SDR 模式):更正了与时序参数 O10 和 O11 相关的公式Go
- (OSPI 开关特性 - PHY DDR 模式):更正了与时序参数 O4 和 O5 相关的公式Go
- (OSPI0/1 时序要求 - Tap SDR 模式):更新/更改了与 O19 和 O20 参数中的建立时间和保持时间最小值公式相关的常数值Go
- (OSPI0/1 时序要求 - Tap SDR 模式):将 R= 脚注“refclk”更新/更改为“基准时钟”以匹配技术参考手册 (TRM) 中使用的时钟名称Go
- (OSPI0/1 时序要求 - Tap DDR 模式):更新/更改了与 O13 和 O14 参数中的建立时间和保持时间最小值公式相关的常数值Go
- (OSPI0/1 时序要求 - Tap DDR 模式):将 R= 脚注“refclk”更新/更改为“基准时钟”以匹配技术参考手册 (TRM) 中使用的时钟名称Go
- (OSPI0/1 开关特性 - Tap DDR 模式):更新/更改了 O6 参数中的数据输出延迟最小值和最大值公式Go
- (配电网络实施指南):更新/更改了用户指南文档标题和 ulink 相关性Go
- (使用 VMON/POK 的系统电源监测设计指南):更新/更改了“VMON2_IR_VCPU 引脚 …”段落Go